信号检测方法、装置和具有该装置的PLL和CDR系统

摘要

本发明提供了一种信号检测方法、检测装置和具有该装置的PLL和CDR系统。根据本发明的信号检测装置包括：采样电路，用于根据时钟信号对数据信号进行采样，得到连续的第一采样数据、采样数据沿和第二采样数据；相位判断电路，用于当采样数据沿仅与第二采样数据(或第一采样数据)相同时，输出用于指示时钟信号滞后(或超前)于数据信号的第一信号(或第二信号)；以及频率判断电路，用于当采样数据沿与第一采样数据和第二采样数据均不相同时，输出用于指示时钟信号低于数据信号频率的第三信号。通过本发明，在任何频率差异下，均可在检测时钟信号与输入数据相位的同时，检测到时钟信号与输入数据的频率关系，从而采样时钟可以锁定数据频率。

主权项

一种信号检测装置，其特征在于，包括：采样电路，用于根据时钟信号对数据信号进行采样，以得到连续的三个采样结果，其中，所述连续的三个采样结果依次为第一采样数据、采样数据沿和第二采样数据；相位判断电路，与所述采样电路相连接，用于当所述采样数据沿仅与所述第二采样数据相同时，输出用于指示所述时钟信号滞后于所述数据信号的第一信号，当所述采样数据沿仅与所述第一采样数据相同时，输出用于指示所述时钟信号超前于所述数据信号的第二信号；以及频率判断电路，与所述采样电路相连接，用于当所述采样数据沿与所述第一采样数据和所述第二采样数据均不相同时，输出用于指示所述时钟信号频率低于所述数据信号频率的第三信号，其中，所述频率判断电路包括：第一逻辑电路，用于当所述采样数据沿为高电平，所述第一采样数据和所述第二采样数据均为低电平时，输出第一电平；第二逻辑电路，用于当所述采样数据沿为低电平，所述第一采样数据和所述第二采样数据均为高电平时，输出所述第一电平；以及第三逻辑电路，用于当所述第二逻辑电路或所述第三逻辑电路输出所述第一电平时，输出所述第三信号。