| 摘要 |
<p>Sigma-Delta Modulatoranordnung, aufweisend–ein Mittel zum Zerlegen eines Datenwortes eines Eingangssignals in Teilwörter unterschiedlicher Wertigkeit; und–mehrere Sigma-Delta Modulatoren (100.n; 200.n.1), deren Eingänge jeweiligen Teilwörtern des Eingangssignals zugeordnet sind, wobei jeweils ein Ausgangssignal eines Sigma-Delta Modulators (100.n; 200.n.1) über eine Verzögerungsstufe (110.1) in Form eines Flipflops dem Sigma-Delta Modulator (100.n+1; 200.n+1.1) eingekoppelt wird, der das Teilwort nächsthöherer Wertigkeit verarbeitet, wobei das jeweils eine Ausgangssignal einer Darstellung des dem jeweiligen Eingang zugeordneten Teilwortes mit einer Wortbreite kleiner der Wortbreite des Teilwortes entspricht und wobei mindestens einer der Sigma-Delta Modulatoren (100.n; 200.n.1) eine Übertragungsfunktion in seinem Quantisierungsfehler-Rückkoppelzweig aufweist, deren Ordnung größer Eins ist.</p> |
