发明名称 |
用于检测集成电路芯片的衬底变薄的器件 |
摘要 |
一种用于检测集成电路芯片的衬底变薄的器件,在衬底的有源区中包括连接为惠斯顿桥的条形扩散电阻器,其中:所述桥的第一相对电阻器沿着第一方向定位;所述桥的第二相对电阻器沿着第二方向定位;以及所述第一方向和第二方向使得衬底的变薄造成所述桥的失衡值的变化。 |
申请公布号 |
CN101924097B |
申请公布日期 |
2015.02.04 |
申请号 |
CN201010199203.X |
申请日期 |
2010.06.09 |
申请人 |
意法半导体(鲁塞)公司 |
发明人 |
帕斯卡·福尔纳拉;克里斯琴·里韦罗 |
分类号 |
H01L23/544(2006.01)I;G01B7/06(2006.01)I |
主分类号 |
H01L23/544(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华;董典红 |
主权项 |
一种用于检测集成电路芯片(1)的衬底(3)变薄的器件,在所述衬底的有源区(5)中包括连接为惠斯顿桥的条形扩散电阻器(31,33,35,37),其中:所述桥的第一相对电阻器(31,33)沿着第一方向定向;所述桥的第二相对电阻器(35,37)沿着第二方向定向;以及所述第一方向和第二方向使得所述衬底的变薄造成所述桥的失衡值(VOUT)的变化,其中所述第二相对电阻器响应于所述衬底的变薄而变化,并且所述第一相对电阻器响应于所述衬底的变薄基本上不变,并且其中所述桥的失衡指示所述衬底的变薄。 |
地址 |
法国鲁塞考克街佩民耶鲁塞工业区 |