发明名称 |
具有极性控制的每单元多比特(MBC)的非易失性存储器设备和系统及其编程方法 |
摘要 |
一种每单元多比特(MBC)非易失性存储器设备、方法和系统,其中用于写数据到存储阵列或者从存储器阵列读取数据的控制器通过下述操作来控制数据的极性,即,选择性地反相数据字来最大化(M-1)个虚拟页面内要被编程的比特数,并且选择性地反相数据字来最小化第M虚拟页面内要被编程的比特数,其中M是每单元的比特数。当数据字被反相时,设置相应的极性控制标志。当从M个虚拟页面读取时,根据对应的极性标志选择性地反相数据。这减少了最高阈值电压编程状态的数量。这提供了编程单元阈值电压的紧密分布,减小的电力消耗、减小的编程时间和增强的装置可靠性。 |
申请公布号 |
CN102099864B |
申请公布日期 |
2015.02.04 |
申请号 |
CN200980125976.9 |
申请日期 |
2009.06.30 |
申请人 |
考文森智财管理公司 |
发明人 |
金镇祺;W·皮特里 |
分类号 |
G11C16/02(2006.01)I;G11C11/56(2006.01)I;G11C16/10(2006.01)I;G11C16/26(2006.01)I |
主分类号 |
G11C16/02(2006.01)I |
代理机构 |
北京泛华伟业知识产权代理有限公司 11280 |
代理人 |
王勇 |
主权项 |
一种每单元多比特(MBC)的非易失性存储器设备,包括:存储阵列,包括电可擦的块;所述块包括可重复编程的页面;所述可重复编程的页面包括共享公共字‑线的上部和下部页面;所述上部和下部页面包括各自的上部和下部数据字段;所述上部和下部数据字段包括MBC存储单元各自的虚拟上部和下部单元;所述MBC存储单元具有各自的阈值电压,所述阈值电压可从最低电压水平顺序编程为第一水平、第二水平、第三水平或第四水平中所选择的一个,其中编程下部单元包括将各自的阈值电压从第一阈值电压水平编程为第二阈值电压水平,和编程上部单元包括将各自的阈值电压从第一阈值电压水平编程为第四阈值电压水平或者从第二阈值电压水平编程为第三阈值电压水平;以及控制器,用于写数据到所述存储阵列,其中所述控制器通过下述操作来控制极性,即,选择性地反相数据字来最大化要被编程的下部页面内的比特数,并且选择性地反相数据字来最小化在各自的上部页面内要被编程的比特数。 |
地址 |
加拿大安大略省 |