发明名称 半導体片の製造方法
摘要 【課題】 半導体基板表面への粘着層の残存を抑制する半導体片の製造方法を提供する。【解決手段】 本発明に係る半導体片の製造方法は、半導体基板Wの表面に、上方に向けて開口760の幅が徐々に広くなる第1の膜部分752と、第1の膜部分752の上端から、第1の膜部分における開口の幅が広がる角度よりも狭い角度で上方に延びる第2の膜部分754とを有するフォトレジスタ750を形成する工程と、フォトレジスト750を利用して、基板の裏面に向けて幅が徐々に狭くなる第1の溝部分と、当該第1の溝部分の最下部の幅よりも狭くならずに基板の裏面側に向かう第2の溝部分とを有する表面側の溝を異方性ドライエッチングで形成する工程と、基板表面に粘着層を有するダイシング用テープを貼り付ける工程と、基板の裏面側から表面側の溝に沿って裏面側の溝をダイシングブレードで形成する工程と、その後にダイシング用テープを剥離する工程と、を備える。【選択図】 図12
申请公布号 JP5664820(B1) 申请公布日期 2015.02.04
申请号 JP20140205524 申请日期 2014.10.06
申请人 富士ゼロックス株式会社 发明人 高橋 睦也;山田 秀一;村田 道昭
分类号 H01L21/301 主分类号 H01L21/301
代理机构 代理人
主权项
地址