| 发明名称 | 芯片间存储器接口结构 | ||
| 摘要 | 在实施例中，堆叠封装系统具有存储管芯(102、104)和逻辑管芯(106)。存储管芯包括第一存储器(306)和第二存储器(308)，每一个都被操作为与另一个独立，而且每一个都具有被电气连接至逻辑管芯的芯片间接口(310、312)。逻辑管芯具有两个独立的时钟源(318、322)，一个用于向第一存储器提供第一时钟信号，而另一个时钟源用于向第二存储器提供第二时钟信号。 | ||
| 申请公布号 | CN104335279A | 申请公布日期 | 2015.02.04 |
| 申请号 | CN201380028442.0 | 申请日期 | 2013.05.31 |
| 申请人 | 高通股份有限公司 | 发明人 | J·徐;D·T·全 |
| 分类号 | G11C5/04(2006.01)I;G06F13/16(2006.01)I;G06F13/42(2006.01)I;G11C5/06(2006.01)I;G11C7/10(2006.01)I;H01L27/00(2006.01)I;G06F12/10(2006.01)I | 主分类号 | G11C5/04(2006.01)I |
| 代理机构 | 永新专利商标代理有限公司 72002 | 代理人 | 张立达;王英 |
| 主权项 | 一种堆叠封装系统，包括第一管芯(102、104)和第二管芯(106)；所述第一管芯包括：被配置到第一存储器(306)和第二存储器(308)中的多个存储单元；所述第二管芯包括：中央处理单元(402)；总线(406)，其耦合到所述中央处理单元；存储器管理单元(404)，其耦合到所述总线；第一时钟源(318)，其耦合到所述存储器管理单元用于向所述第一存储器提供第一时钟信号；第二时钟源(322)，其耦合到所述存储器管理单元用于向所述第二存储器提供第二时钟信号；其中，所述第一时钟源和所述第二时钟源是彼此独立的。 | ||
| 地址 | 美国加利福尼亚 | ||