发明名称 | 使用减少架构的延迟锁相环的低功率过取样 | ||
摘要 | 在一个实施例中,一种装置包括相位检测器单元,其确定反相参考时钟信号与反馈时钟信号之间的相位差。所述装置进一步包括控制器单元,其用于基于所述相位差而生成延迟信号。所述装置进一步包括电压控制延迟线组,其用于基于所述延迟信号而生成相位输出,其中由所述装置将所述相位输出提供给时钟生成器单元来生成过取样时钟信号以用于由接收器进行数据恢复。 | ||
申请公布号 | CN104322000A | 申请公布日期 | 2015.01.28 |
申请号 | CN201380027421.7 | 申请日期 | 2013.06.12 |
申请人 | 英特尔公司 | 发明人 | W-L·扬 |
分类号 | H04L7/033(2006.01)I | 主分类号 | H04L7/033(2006.01)I |
代理机构 | 永新专利商标代理有限公司 72002 | 代理人 | 邬少俊;王英 |
主权项 | 一种装置,包括:相位检测器单元,其用于确定反相参考时钟信号与反馈时钟信号之间的相位差;控制器单元,其用于基于所述相位差而生成延迟信号;以及电压控制延迟线组,其用于基于所述延迟信号而生成多个相位输出,其中,每条电压控制延迟线传输所述多个相位输出中的两个或更多,所述多个相位输出被提供给时钟生成器单元来生成过取样时钟信号以用于由接收器进行数据恢复。 | ||
地址 | 美国加利福尼亚 |