发明名称 | 将ONO 集成到逻辑CMOS 流程中的方法 | ||
摘要 | 本发明描述了将非易失性存储设备集成到逻辑MOS流程中的方法的实施例。一般而言,方法包括:在衬底的第一区之上形成MOS设备的衬垫介电层;由覆盖衬底的第二区之上的表面的半导体材料的薄膜形成存储设备的沟道,沟道连接存储设备的源极和漏极;在第二区之上形成覆盖沟道的图案化的介质堆栈,图案化的介质堆栈包括隧道层、电荷俘获层、和牺牲顶层;同时从衬底的第二区中移除牺牲顶层并从衬底的第一区中移除衬垫介电层;并且同时在衬底的第一区之上形成栅极介电层和在电荷俘获层之上形成阻挡介电层。 | ||
申请公布号 | CN104321877A | 申请公布日期 | 2015.01.28 |
申请号 | CN201380016755.4 | 申请日期 | 2013.03.13 |
申请人 | 赛普拉斯半导体公司 | 发明人 | 克里希纳斯瓦米·库马尔;波·金;斐德列克·杰能 |
分类号 | H01L29/792(2006.01)I | 主分类号 | H01L29/792(2006.01)I |
代理机构 | 北京安信方达知识产权代理有限公司 11262 | 代理人 | 张瑞;郑霞 |
主权项 | 一种方法,包括:在衬底的第一区之上形成MOS设备的衬垫介电层;由覆盖在所述衬底的第二区之上的表面的半导体材料的薄膜形成非易失性存储设备的沟道,所述沟道连接所述存储设备的源极和漏极;在所述第二区之上形成覆盖所述沟道的非易失性存储设备的图案化的介质堆栈,所述图案化的介质堆栈包括隧道层、电荷俘获层和牺牲顶层;同时从所述衬底的所述第二区移除所述牺牲顶层,并从所述衬底的所述第一区移除所述衬垫介电层;以及同时在所述衬底的所述第一区之上形成栅极介电层并在所述电荷俘获层之上形成阻挡介电层。 | ||
地址 | 美国加利福尼亚州 |