| 摘要 |
本発明の実施例は、画素構造及びその制御方法、並びにディスプレイパネルを提供する。複数のサブ画素と、互いに交差する複数のゲートラインと、複数のデータラインとを備える画素構造であって、前記ゲートラインは、複数の第１のゲートライン及び複数の第２のゲートラインを備え、各サブ画素は第１部分及び第２部分を有し、且つ各サブ画素は第１の薄膜トランジスタ及び第２の薄膜トランジスタを有し、前記第１部分は前記第１の薄膜トランジスタを介して対応するデータラインに接続され、前記第１の薄膜トランジスタのゲート電極が対応する第１のゲートラインに接続され、各サブ画素における前記第１部分及び第２部分は前記第２の薄膜トランジスタを介して互いに接続され、且つ前記第２の薄膜トランジスタのゲート電極が対応する第２のゲートラインに接続される。 |
