发明名称 |
在双信道操作期间通过将地址/控制信号交错的单信道与双信道混合双重数据速率接口方案 |
摘要 |
本发明描述一种存储器结构。在一个实施例中,所述存储器结构包含存储器控制器,其经配置以接收时钟信号且经由单一地址/控制总线耦合到多个存储器模块。所述存储器控制器经由用于每一存储器模块的单独芯片选择信号耦合到所述多个存储器模块中的每一者。所述存储器控制器根据所述时钟所供应的定时以交错型式跨越所述地址/控制总线将命令发布到所述存储器模块。在将命令发布到一个存储器模块之后的等待周期期间,所述存储器控制器可将命令发布到不同的存储器模块。 |
申请公布号 |
CN102483725B |
申请公布日期 |
2015.01.21 |
申请号 |
CN201080037743.6 |
申请日期 |
2010.08.26 |
申请人 |
高通股份有限公司 |
发明人 |
拉古·桑库拉特里;迈克尔·德普;毛健 |
分类号 |
G06F13/16(2006.01)I |
主分类号 |
G06F13/16(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
宋献涛 |
主权项 |
一种存储器结构,其包含:存储器控制器,其经配置以接收时钟信号且耦合到多个存储器模块;其中所述存储器控制器经配置以经由公共地址/控制总线而耦合到所述多个存储器模块中的每一存储器模块;其中所述存储器控制器经配置以将单独芯片选择信号和单独时钟启用信号发送到所述多个存储器模块中的每一存储器模块;其中所述存储器控制器进一步经配置以跨越所述地址/控制总线将第一命令发布到所述多个存储器模块中的第一者,且在所述第一命令的所述发布之后的一时间周期期间跨越所述地址/控制总线将第二命令发布到所述多个存储器模块中的第二者。 |
地址 |
美国加利福尼亚州 |