采用带通阈加载技术的K值和十值半加器和半减器的构建方法及其电路

摘要

本发明公开一种采用带通阈加载技术的K值和十值半加器和半减器的构建方法及其电路；本发明采用带通阈加载技术，按信息处理各阶段的需求，将不同阶段所需带通阈加载到PMOS管中，使PMOS管有随时可变的带通阈；本发明分析K值半减器和半加器，得出有高值区和低值区统一的特征，基于加载技术，二种电路可归为一种电路统一设计，避开采用K值逻辑门实现的传统方式，电路结构极大简化；可将混沌加密方法和电路从2值推广到K值，用K值加减运算代替K值乘除运算，实现K值信息的无乘除混沌加密方法和电路；用于FPGA、CPLD、半或全制定ASIC和存储器等VLSI及其它数字IC技术领域。

主权项

一种采用带通阈加载技术的K值半减器的构建方法，其特征在于：K值半减器中A_i为被减数，B_i为减数，S_i为本为差，J_i为借位数，其中A_i，B_i，S_i均为K值信号，K值信号有K个逻辑值：0，1，2，……，L，其中L＝K‑1，K＝4，5，6，……，J_i为2值信号，2值信号有2个逻辑值：0，L；令A_i＝k，B_i＝j，对确定的j＝1～L，当k＜j时，S_i＝K+k－j＞k，即S_i＞A_i，当k＝j时，S_i＝0，当k＞j且j≠L时，S_i＝k－j＜k，即S_i＜A_i，当j＝L时，不存在k＞j；对确定的j＝0，S_i＝A_i；对j≠0，当k＜j时，有借位，当k≥j时，无借位，对j＝0，无借位；采用带通阈加载技术的K值半减器的构建方法描述如下：①对确定的j，j＝1～L，按S_i＞A_i和S_i＜A_i，将K值半减器运算划分为高值区和低值区，因t_b0～j‑1＝t_/hj，t_bj+1～L＝t_hj+1(j≠L)，采用选通受控PMOS管P_e0和P_e1，P_e0具有低通阈t_/hj的特性，P_e1具有高通阈t_hj+1的特性，⑴高值区：当k＝0～j－1时，管P_e0导通，实现S_i＞A_i；⑵低值区：当k＝j+1～L且j≠L时，管P_e1导通，实现S_i＜A_i，当j＝L时，低值区无效，仅高值区有效；当k＝j时，管P_e0、P_e1、P_d0都截止，S_i＝0；⑶用P_e2组成的PMOS非门输出形成J_i信号，管P_e2栅极接管P_e0栅极g_/hj，当k＜j时，管P_e2导通，J_i为高电平，表示有借位，当k≥j时，管P_e2截止，J_i为低电平，表示无借位；②高值区电路包括带通式变阈PMOS管P_a00～P_a0L‑1和串联的二极管D₀₀～D_0L‑1，管P_a01～P_a0L‑1的高通阈依次为t_h1～t_hL‑1，管P_a00的低通阈为t_/h1，管P_a00～P_a0L‑1源极通过P_e0接通电源V_DC，当k＝j－1～0且j≠0时，管P_e0导通，S_i输出经过m₀个导通二极管接通到V_DC，随k由j－1到0，用管P_a0j－1～P_a00依次导通控制m₀由0到j－1，于是S_i由L到L－j+1；低值区电路包括高通式变阈PMOS管P_a11～P_a1L和串联的二极管D₁₂～D_1L，将D_1L接D₀₀，使D₁₂～D_1L和D₀₀～D_0L‑1形成一个总串联二极管序列D₁₂～D_0L‑1，管P_a11～P_a1L的高通阈依次为t_h1～t_hL，当k＝L～j+1且0<j<L时，管P_e1导通，管P_a11～P_a1L的源极通过P_e1接通电源V_DC，S_i输出经过m₁个导通二极管接通到V_DC，随k由L到j+1，用管P_a1L～P_a1j+1依次导通控制m₁由j到L－1，于是S_i输出由L－j到1；当k＝j≠0时，管P_e0、P_e1、P_d0都截止，S_i输出为0；③对每一个j，j＝0～L，由K个逻辑值判别门U₀～U_L判别j值，逻辑值判别门U_m带通阈为t_bj就是‘仅当U_m输入为j时U_m输出为高电平，否则，U_m输出为低电平’，取U₀～U_L的带通阈分别为t_b0～t_bL；所有U₀～U_L输入为j，U₀～U_L输出分别为v_tg0～v_tgL，v_tg0～v_tgL各自经非门M₀～M_L产生反相输出v_/tg0～v_/tgL；由此完成：⑴对j≠0，在变阈选通PMOS管P_c1～P_cL中v_/tgj驱动P_cj导通，管P_c1～P_cL源极待传阈值分别为t_/h1～t_/hL，则管P_c1～P_cL中仅t_/h1～t_/hL中的t_/hj加载到管P_e0，用管P_e0导通控制高值区(0，j－1)长度j，j≠0；j＝L时高值区长度为L；⑵对j≠0，在变阈选通管P_d1～P_dL中v_/tgj驱动P_dj导通，管P_d1～P_dL‑1、P_dL源极待传阈值分别为t_h2～t_hL、t_/h1，当j＜L时，管P_d1～P_dL‑1中仅使t_h2～t_hL中的t_hj+1加载到管P_e1；当j＝L时，管P_dL将t_/h1加载到管P_e1，使低值区无效；用管P_e1和P_d0导通控制低值区(j+1～L)长度L－j，j≠L；⑶在CMOS传输门TG₁～TG_L中v_tgj和v_/tgj仅驱动TG_j导通，j＝1～L，S_i通过导通的TG_j接P_a0j‑1的漏极，S_i最大的条件为k＝j－1，此时S_i通过导通的TG_j和P_a0j‑1接到V_DC，实现S_i＝L；⑷当j＝0时，用v_/tg0驱动TG₀和管P_d0、P_c0导通，P_d0源极接V_DC，P_d0漏极接管P_a11～P_a1L源极，管P_a11～P_a1L源极通过P_d0接通到V_DC，S_i通过TG₀接P_a1L的漏极，低值区电路工作且成为数字跟随器，实现S_i＝A_i，此时低值区长度为L，高值区电路失效；管P_c0栅极接v_/tg0，P_c0漏极接P_e0栅极，管P_c0源极接直流电压V_DC，使j＝0时J_i输出为上述表示无借位的电平，补充①中缺少的j＝0时J_i信号的形成。