| 摘要 |
<p>【課題】メモリ装置、およびメモリ回路内のデータ保持モードを容易にする方法を提供すること。【解決手段】メモリ装置は、対応するビット線およびワード線をそれぞれが有する１つまたは複数のメモリ・セルであって、ビット線およびワード線が、メモリ・セルに個々にアクセスするように１つまたは複数のメモリ・セルに接続された、１つまたは複数のメモリ・セルと、少なくとも１つのワード線と結合されたワード線回路と、少なくとも１つのビット線と結合されたビット線回路とを含む。メモリ装置は、ビット線回路およびワード線回路と結合された少なくとも１つの制御回路をさらに含む。制御回路は、ビット線回路およびワード線回路、ならびにビット線およびワード線を介して、メモリ・セルに状態情報を格納させるように動作可能である。少なくとも１つのスイッチング素子が、少なくとも１つの制御信号に応じて、メモリ・セル、ビット線回路およびワード線回路、ならびに制御回路を少なくとも１つの電源に選択的に接続する。制御回路は、状態情報をメモリ・セル内に保持している間に、ワード線回路およびビット線回路の少なくとも一部を電源から切断する制御信号を生成する。【選択図】図２</p> |
