多个独立序列式连结记忆体;MULTIPLE INDEPENDENT SERIAL LINK MEMORY

摘要

本发明揭示在一半导体记忆体中用于控制一序列式资料连结介面与记忆体库间之资料传输的装置、系统、以及方法。在一范例中揭示一种快闪记忆体装置，其具有多个序列式资料连结与多个记忆体库，而其中该等连结与该等记忆体库独立无关。该等快闪记忆体装置可以菊式(daisy)链组态而串联，并使用回应信号线以在记忆体装置间序列地通讯。此外，叙述一种虚拟多连结组态，其中使用单一连结以模拟多连结。