| 主权项 |
1.一种于P型导电性半导体材料中制造EEPROM之方法,此方法包括:(a)于一P型半导体材料中形成第一个与第二个分隔之第一种场氧化层(FOX1)区域,及于其间定义出一P型主动元件区域;(b)于此P型半导体材料中分别相邻于第一个及第二个FOX1区域形成第一条及第二条N型导电性之分隔位元线,使得此第一条与二条位元线于其间定义出P型通道区域;(c)形成第一个与第二个分隔之第二种场氧化层(FOX2)区域,其分别与第一个及第二个FOX1区域相邻,及分别覆叠第一条与第二条位元线上;(d)于该第一个及第二个FOX2区域间此P型半导体材料上形成一闸极介电材料;(e)于该闸极介电材料上形成第一种导电材料层,以定义出此EEPROM单元之浮动闸,其中该第一种导电材料层被形成延伸仅至该P型通道区域之第一部份;(f)于该P型通道区域闸极介电材料上定义一隧道介电材料,使得该隧道介电材料之厚度小于闸极介电材料之厚度;(g)于隧道介电质上形成第一种导电材料之隧道隔离层,及与该浮动闸作电气接触;(h)于该浮动闸上制成中间介电材料层;及(i)于此中间介电材料层上形成第二种导电材料层,以定义出此EEPROM单元之控制闸极,使得该第二种导电材料层直接形成于该中间介电材料层上,该材料系覆叠于此通道区域之第二部份,因此定义出此EEPROM单元之一内部电晶体之闸极。2.如申请专利范围第1项所述之方法,其中该隧道介电材料及该闸极介电材料包括二氧化矽。3.如申请专利范围第2项所述之方法,其中该第一种导电材料包括复晶矽。4.如申请专利范围第3项所述之方法,其中该中间介电材料包括一氧化层/氮化物层/氧化层组合。5.如申请专利范围第4项所述之方法,其中该第二种导电材料包括复晶矽。6.如申请专利范围第5项所述之方法,其中该第二种导电材料包括复晶矽及覆叠之矽化钨。7.如申请专利范围第1项所述之方法,其中该P型半导体材料包括P型导电性井,其系形成于一N型导电性矽基底中。8.一电气可抹除可程式规划唯读记忆体单元(EEPROM),其系形成于P型导电性半导体材料中,此EEPROM单元包括:(a)第一个与第二个分隔之第一种场氧化层(FOX1)区域形成于一P型半导体材料中,及于其间定义出一P型主动元件区域;(b)第一条及第二条分隔N型导电性位元线,其系分别形成相邻于第一个及第二个FOX1区域之P型半导体材料中,使得该第一条与二条位元线于其间定义出一P型通道区域;(c)第一个与第二个分隔之第二种场氧化层(FOX2)区域,其系分别形成于相邻于第一个及第二个FOX1区域,及分别覆叠第一条与第二条位元线上;(d)一闸极介电材料层形成,于第一个及第二个FOX2区域间之P型半导体材料上,及具有隧道介电材料形成于其中,使得隧道介电材料之厚度小于此闸极介电材料之厚度,隧道介电质被形成于P型通道区域上;(e)第一种导电材料层形成于闸极介电材料上,以定义出EEPROM单元之浮动闸,其中该第一导电材料层被形成延伸至P型通道区域之第一部份;(f)一第一种导电材料之隧道隔离层形成于隧道介电质上,及与此浮动闸作电气接触;(g)一中间介电材料层形成浮动闸上;及(h)一第二种导电材料层形成于此中间介电材料层上,以定义出此EEPROM单元之控制闸极,使得此第二种导电材料层直接形成于中间介电材料层上,其系覆叠于此通道区域第二部份,因此定义出此EEPROM单元一内部存取电晶体之闸极。9.如申请专利范围第8项所述之EEPROM单元,其中该隧道介电材料及该闸极介电材料包括二氧化矽。10.如申请专利范围第9项所述之EEPROM单元,其中该第一种导电材料包括复晶矽。11.如申请专利范围第10项所述之EEPROM单元,其中该中间介电材料包括一氧化物/氮化物/氧化物组合。12.如申请专利范围第11项所述之EEPROM单元,其中该第二种导电材料包括复晶矽。13.如申请专利范围第12项所述之EEPROM单元,其中该第二种导电材料包括复晶矽及覆叠之矽化钨。14.如申请专利范围第8项所述之EEPROM单元,其中该P型半导体材料包括一P型导电性井形成于一N型导电性矽基底中。图式1为一横截面剖视图,其以图示说明传统EEPROM单元结构使用一另增存取电晶体。图式2为一布线图,其以图示说明图式1之单元结构。图式3为一横截面剖视图,其以图示说明先前技艺EEPROM单元被于一P型井上制成,及其使用一内部存取电晶体。图式4为一横截面剖视图,用以图示说明三井型结构其使用于依本发明制造之一EEPROM单元阵列中。图式5为一横截面剖视图,作为依本发明制造一EEPROM单元时,于完成此单元之N+/N-位元线定义后之阶段图示说明。图式6为一横截面剖视图,作为依本发明制造一EEPROM单元时,于完成此单元之浮动闸定义后之阶段图示说明。图式7为一横截面剖视图,作为依本发明制造一EEPROM单元时,于完成此单元之隧道窗口罩幕定义后之阶段图示说明。图式8为一横截面剖视图,作为依本发明制造一EEPROM单元时,于完成此单元之隧道氧化层成长后之阶段图示说明。图式9为一横截面剖视图,作为依本发明制造一EEPROM单元时,于完成此单元隔离层/接触罩幕定义后之阶段图示说明。图式10为一横截面剖视图,作为依本发明制造一EEPROM单元时,于制成此复晶矽单元之隧道隔离层后之阶段图示说明。图式11为一布线图,其以图示说明图式10之单元结构。图式12为依本发明一EEPROM单元于制成此单元之字元线后之横截面剖视图。图式13为一布线图,其以图示说明图式12之单元结构。图式14为一横截面剖视图,其以图示说明于程式规划期间,于此图式12/13单元中之禁止状态。图式15为一概图,其以图示说明依本发明一高密度EEPROM单元阵列之一部份。图式4-12以图示说明依本发明制造一EEPROM单元之步 |
