半导体装置;SEMICONDUCTOR DEVICE

摘要

本发明，系被适用于包含具有多记忆库构成之复数之记忆体胞阵列的半导体装置中，复数之记忆库，系分别被分割为复数之副记忆库，在每一副记忆库处，系具备有产生列选择讯号之列系控制电路。前述列系控制电路，系具备有：列预解码部，系因应于在输入位址中所包含之列位址、用以选择前述复数之副记忆库之其中一者的既定之行位址，而对于列解码器输出控制讯号；和闸极电路手段，系在进行列存取时，当存在有藉由前述既定之行位址而被设为了非选择之副记忆库的情况时，将该副记忆库之列预解码部设为非启动。