| 主权项 |
1. 一种数位类比转换器,包括:一控制讯号产生器接收一数位输入讯号,且因应该数位输入讯号,以藉由一詹森计数器产生一葛雷码并配合一解码器而产生一控制讯号,俾可使该控制讯号于每一脉冲输入时只有一个位元为1,其余位元均为0,可避免暂态杂讯产生;一组切换开关电连接于该控制讯号产生器,俾反应该控制讯号;其中,该组切换开关系由至少一CMOS传输闸构成;一具多重接头之电阻装置电连接于该组切换开关,俾据该电阻上之节点电压以得一类比信号。2. 如申请专利范围第1项所述之数位类比转换器,该节点电压系经该组切换开关中之一而输出。3. 如申请专利范围第1项所述之数位类比转换器,更包括一输出缓冲器,电连接于该组切换开关,以达阻抗匹配。4. 如申请专利范围第1项所述之数位类比转换器,该詹森计数器系由至少一正反器(Flip-Flop)组成。5. 如申请专利范围第1项所述之数位类比转换器,该CMOS传输闸系由一PMOS及一NMOS并联而成。6. 如申请专利范围第1项所述之数位类比转换器,该具多重接头之电阻装置系由至少一电阻串接而成。7.如申请专利范围第3项所述之数位类比转换器,该输出缓冲器系一PMOS输入之运算放大器。8. 如申请专利范围第3项所述之数位类比转换器,该输出缓冲器系一NMOS输入之运算放大器。9. 如申请专利范围第1项所述之数位类比转换器,该类比讯号系一弦波。图示简单说明:第一图:系美国第4446436号专利之电路连接图。第二图:系本创作之数位类比转换器各部分之电路连接示意图。第三图:系本创作之控制讯号产生器内之詹森计数器电路图。第四图:系本创作之控制讯号产生器内之解码器电路图。第五图:系本创作之詹森计数器所产生之葛雷码。 |
