高速比较器直流失调数字辅助自校准系统及控制方法

摘要

本发明公开了一种高速比较器直流失调数字辅助自校准系统及控制方法：系统由含补偿电流源阵列的可配置比较器、自校准数字算法模块和时序信号产生电路构成。自校准数字算法模块可根据可配置比较器的输出数字，采用有符号编码方式产生两组数字信号以控制补偿电流源阵列的开关状态，进而校准比较器的直流失调电压直至可调节精度范围内。比较器中预放大级的带宽可配置以优化不同采样率下的功耗。

主权项

一种高速比较器直流失调数字辅助自校准系统，其特征在于包含以下模块：可配置比较器模块（100），其输出信号传递给自校准模块（200）；自校准模块（200），接收可配置比较器模块（100）的输出信号，用于产生输出信号控制可配置比较器模块（100）的直流失调电压直至可调节精度范围内。