| 主权项 |
1.一种避免基底产生蚀刻凹沟的非挥发性记忆体(non-volatile memory)制造方法,包括下列步骤:(a)提供一半导体基底,其上形成有场氧化层以定义出元件区;(b)形成一隧穿氧化层于该半导体基底的元件区上;(c)形成一第一导电层,覆盖在该隧穿氧化层和该场氧化层表面上;(d)选择性地蚀刻该第一导电层,用以形成开口而露出部分该场氧化层,其中该开口的大小不超出该场氧化层的范围;(e)依序形成一介电质层和一第二导电层,覆盖在该第一导电层上;以及(f)选择性地蚀刻该第二导电层、该介电质层、和该第一导电层,形成复数个跨越该场氧化层的长条状构造,藉此该定义图案的第一和第二导电层分别形成浮接闸极和控制闸极,完成该非挥发性记忆体的制造。2.如申请专利范围第1项所述之避免基底产生蚀刻凹沟的非挥发性记忆体制造方法,其中步骤(a)该场氧化层系为矩形构造,且以等宽间隔方式成一阵列配置。3.如申请专利范围第1项所述之避免基底产生蚀刻凹沟的非挥发性记忆体制造方法,其中步骤(c)该第一导电层系一复晶矽层。4.如申请专利范围第1项所述之避免基底产生蚀刻凹沟的非挥发性记忆体制造方法,其中步骤(d)该第一导电层的开口系位于该场氧化层上方,且该开口的侧壁与该场氧化层的边界至少保持一距离D。5.如申请专利范围第4项所述之避免基底产生蚀刻凹沟的非挥发性记忆体制造方法,其中该距离D的范围如下:0≦D≦控制闸极至元件区边缘的容许宽度。6.如申请专利范围第1项所述之避免基底产生蚀刻凹沟的非挥发性记忆体制造方法,其中步骤(e)该介电质层的材质系选自于由氧化矽、氮化矽、及氮氧化矽所构成之组群。7.如申请专利范围第1项所述之避免基底产生蚀刻凹沟的非挥发性记忆体制造方法,其中步骤(e)该第二导电层系一复晶矽层。图式简单说明:第一图A至第一图C均为上视图,显示习知一种非挥发性记忆体的制造流程;第二图A和第三图A分别第一图B中沿IIA-IIA线和沿IIIA-IIIA线所作的剖面示意图;第二图B和第三图B分别第一图C中沿IIB-IIB线和沿IIIB-IIIB线所作的剖面示意图;第四图A至第四图C均为上视图,显示依据本发明制造方法一较佳实施例的制造流程;第五图A和第六图A分别为第四图B中沿VA-VA线和沿VIA-VIA线所作的剖面示意图;以及第五图B和第六图B分别第四图C中沿VB-VB线和沿VIB-VIB线所作的剖面示意图。 |
