| 发明名称 | 半导体装置及其制造方法 | ||
| 摘要 | MOSFET的源极区域(12)包含与源极焊盘(41)连接的源极接触区域(12a)、与阱区域(20)的沟道区域邻接的源极延伸区域(12b)、以及配置在源极延伸区域(12b)与源极接触区域(12a)之间且杂质浓度不同于源极延伸区域(12b)以及源极接触区域(12a)的源极电阻控制区域(15a)。这三个区域被串联连接在源极焊盘(41)与阱区域(20)的沟道区域之间。 | ||
| 申请公布号 | CN104285301A | 申请公布日期 | 2015.01.14 |
| 申请号 | CN201380025183.6 | 申请日期 | 2013.03.12 |
| 申请人 | 三菱电机株式会社 | 发明人 | 三浦成久;日野史郎;古川彰彦;阿部雄次;中田修平;今泉昌之;香川泰宏 |
| 分类号 | H01L29/78(2006.01)I;H01L21/336(2006.01)I;H01L29/06(2006.01)I;H01L29/12(2006.01)I;H01L29/739(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人 | 肖靖 |
| 主权项 | 一种半导体装置，其特征在于，具备：半导体基板(1a)；第1导电类型的漂移层(2)，形成在所述半导体基板(1a)上；第2导电类型的阱区域(20)，选择性地形成在所述漂移层(2)的表层部；第1导电类型的源极区域(12)，形成在所述阱区域(20)内的表层部；JFET区域(11)，是与所述阱区域(20)邻接的所述漂移层(2)的部分；沟道区域，是被所述源极区域(12)和所述JFET区域(11)夹着的所述阱区域(20)的部分；栅极电极(35)，隔着栅极绝缘膜(30)被配置在所述漂移层(2)上，并且横跨所述源极区域(12)、所述沟道区域以及所述JFET区域(11)而延展；源极电极(41)，与所述源极区域(12)连接；以及漏极电极(43)，形成在所述半导体基板(1a)的背面，所述源极区域(12)具备：源极接触区域(12a)，与所述源极电极(41)连接；源极延伸区域(12b)，与所述沟道区域邻接；以及源极电阻控制区域(15a)，配置在所述源极延伸区域(12b)与所述源极接触区域(12a)之间，该源极电阻控制区域(15a)的第1导电类型的杂质浓度不同于所述源极延伸区域(12b)以及所述源极接触区域(12a)，所述源极接触区域(12a)和所述源极延伸区域(12b)具有相同的杂质浓度分布，所述栅极电极(35)只与所述源极区域(12)中的所述源极延伸区域(12b)重叠。 | ||
| 地址 | 日本东京 | ||