发明名称 | 半导体互连结构的制作方法 | ||
摘要 | 本申请公开了一种半导体互连结构的制作方法。该制作方法包括以下步骤:在半导体器件层上形成低K介质层、硬掩膜低K介质层、硬掩膜层以及抗反射层;图案化抗反射层直至露出硬掩膜层;以图案化的抗反射层为掩膜湿法蚀刻硬掩膜层,形成硬掩膜层开口,其中,硬掩膜层的湿法蚀刻速率大于硬掩膜低K介质层的湿法蚀刻速率;沿硬掩膜层开口蚀刻硬掩膜低K介质层和低K介质层以形成连接孔;去除硬掩膜层并在连接孔内填充金属,形成上述半导体互连结构。应用本申请提供的技术方案,在刻蚀过程中的硬掩膜层将在与刻蚀液接触的表面形成凹陷部,此凹陷部在很大程度上缓解了现有半导体互连结构制作中的锁颈效应。 | ||
申请公布号 | CN104282620A | 申请公布日期 | 2015.01.14 |
申请号 | CN201310285574.3 | 申请日期 | 2013.07.08 |
申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 周鸣 |
分类号 | H01L21/768(2006.01)I | 主分类号 | H01L21/768(2006.01)I |
代理机构 | 北京康信知识产权代理有限责任公司 11240 | 代理人 | 吴贵明;张永明 |
主权项 | 一种半导体互连结构的制作方法,其特征在于,包括以下步骤:在半导体器件层上形成低K介质层、硬掩膜低K介质层、硬掩膜层以及抗反射层;图案化所述抗反射层直至露出所述硬掩膜层;以图案化的所述抗反射层为掩膜湿法蚀刻所述硬掩膜层,形成硬掩膜层开口,其中,所述硬掩膜层的湿法蚀刻速率大于所述硬掩膜低K介质层的湿法蚀刻速率;沿所述硬掩膜层开口蚀刻所述硬掩膜低K介质层和所述低K介质层,形成连接孔;去除所述抗反射层和所述硬掩膜层;以及在所述连接孔内填充金属。 | ||
地址 | 201203 上海市浦东新区张江路18号 |