| 摘要 |
<p>Es wird ein Signalprozessor zur Verarbeitung zweier Dualzahlen beschrieben, der eine oder mehrere Multiplizier-Akkumulier-Einheiten (MAC), einen Akkumulator-Registerfile und eine oder mehrere Arithmetik-Logik-Einheiten aufweist. Die Verarbeitung erfolgt dabei so, daß nach der anfänglichen Multiplikation der beiden Dualzahlen das Multiplikationsergebnis in Form eines Zahlenpaares vorliegt, und dieses Zahlenpaar dann für die weitere logische und arithmetische Verarbeitung verwendet wird. Es wird dadurch gegenüber herkömmlichen Schaltungen ein Standardadditionsbaustein eingespart, was zu einer Erhöhung der Verarbeitungsgeschwindigkeit und einer Senkung des Stromverbrauchs führt.</p> |
