用于ΣΔ 模拟-数字转换器的积分器输出摆动降低技术

摘要

本发明涉及用于ΣΔ模拟-数字转换器的积分器输出摆动降低技术。本发明的实施例可以包括装置和方法，以减少在多级环路滤波器的每一级中的输出摆动，并同时保持对每个相应级所期望的信号传递功能。环路滤波器的给定级可包括积分器、反馈路径、第一消除路径和第二消除路径。第一消除路径可以耦合到积分器的输出。第二消除路径可以耦合到关于该积分器的输入和输出所提供的反馈路径。第一消除信号可以被注入到第一消除路径，以减少积分器的输出摆动。第二消除信号可以被注入到所述第二消除路径，以减少由第一消除信号所引起的积分器的信号传递功能的变化。

主权项

一种集成电路，包括：以级联提供的第一和第二积分器，所述第一积分器具有用于接收输入信号的输入端以及包括在所述积分器的输出端和所述积分器的输入端之间的反馈阻抗的反馈路径；数字到模拟转换器，耦合到所述第二积分器的输入端；在从所述第一积分器的输出端到所述第二积分器的输入端的输出路径中提供的输出阻抗；耦合到第二积分器的输入端并由第一消除信号驱动的第一消除阻抗，其中，所述第一消除阻抗具有与所述输出阻抗的相同类型；以及耦合到第一积分器的反馈路径并由第二消除信号驱动的第二消除阻抗，其中，所述第二消除阻抗具有与所述反馈阻抗的相同类型。