基于正弦波激励的单芯片集成式碳纳米管湿度传感器

摘要

基于正弦波激励的单芯片集成式碳纳米管湿度传感器，涉及的是一种湿度检测的传感器，解决了目前在传感器与接口电路的双芯片式或多芯片集成时，普遍存在的传感器与电路芯片的PCB板级连接或外部连线造成的误差和噪声干扰。它包含带加热单元微型的微型碳纳米管湿度传感器和正弦波激励接口电路。本发明的所有电路都集成在一个芯片上，结构简单易于实现，尺寸小，集成度高；节省了芯片制作和封装的成本，基于交流激励的传感器的感湿灵敏度更高，输出信号稳定性好；以多孔碳纳米管薄膜作为湿敏层，传感器吸附水汽脱附容易，响应速度快，不仅能在高湿度环境下正常工作，而且便于信号检测。

主权项

基于正弦波激励的单芯片集成式碳纳米管湿度传感器，其特征在于它包含带加热单元的微型碳纳米管湿度传感器(2)和正弦波激励接口电路(1)；所述正弦波激励接口电路(1)为检测电阻式正弦波激励电路(19)或为检测电容式正弦波激励电路(20)；所述检测电阻式正弦波激励电路(19)由第一正弦波发生电路(8)、第一开关S1、第一前置放大电路(4)、第一相敏解调电路(5)、第一低通滤波电路 (6)、第一温度补偿电路(10)、第一比较器(9)、第一加法器电路(7)组成；所述开关S1为带控制端的标准CMOS对管开关；第一正弦波发生电路(8)的输出端分别与第一前置放大电路(4)的第一输入端、第一比较器(9)的正向输入端相连，第一比较器(9)的反向输入端接地；带加热单元的微型碳纳米管湿度传感器(2)的输出端与第一前置放大电路(4)的第二输入端相连；第一前置放大电路(4)的输出端与第一相敏解调电路(5)的第一输入端相连；第一比较器(9)的输出端与第一开关S1的控制端相连；第一开关S1通路两端的一端接地，开关S1通路两端的另一端与第一相敏解调电路(5)的第二输入端相连；第一相敏解调电路(5)的输出端与第一低通滤波电路(6)的输入端相连；第一低通滤波电路(6)的输出端和第一温度补偿电路(10)的输入端都与第一加法器电路(7)的输入端相连，第一加法器(7)的输出端为整个芯片的输出端；所述第一正弦波发生电路(8）由电阻R1、电阻R2、电阻R3、电容C1、电容C2、运算放大器OP1组成；电阻R1的一端和电容C1的一端都接地；电阻R1的另一端和电容C1的另一端都与电容C2的一端、运算放大器OP1的反向输入端相连；运算放大器OP1的正向输入端和电阻R3的一端都接地；电容C2的另一端与电阻R2的一端相连；电阻R2的另一端与电阻R3的另一端相连、运算放大器OP1的输出端相连为第一正弦波发生电路（8）的输出端；第一前置放大电路（4）由电阻R4和运算放大器OP2组成；运算放大器OP2的正向输入端为第一前置放大电路（4）的第一输入端；电阻R4的一端与运算放大器OP2反向输入端相连为第一前置放大电路（4）的第二输入端；电阻R4的另一端与运算放大器OP2的输出端相连为第一前置放大电路（4）的输出端；第一相敏解调电路（5）由电阻R5、电阻R6、电阻R7、电容C3、运算放大器OP3组成；电阻R5的一端与电阻R6的一端相连为第一相敏解调电路（5）的第一输入端；电阻R5的另一端分别与运算放大器OP3的反向输入端、电容C3的一端、电阻R7的一端相连；电阻R6的另一端为第一相敏解调电路（5）的第二输入端，并且与运算放大器OP3的正向输入端相连；电容C3的另一端、电阻R7的另一端、运算放大器OP3的输出端相连为第一相敏解调电路（5）的输出端；第一低通滤波电路（6）由电阻R8、电阻R9、电阻R10、电容C4、电容C5、运算放大器OP4组成；电阻R8的一端为第一低通滤波电路（6）的输入端；电阻R8的另一端分别与电阻R9的一端、电阻R10的一端、电容C4的一端相连；电阻R9的另一端与电容C5的一端相连；电阻R10的另一端和电容C5的另一端都与运算放大器OP4的反向输入端相连；电容C4的另一端接地；运算放大器OP4的正向输入端接地；运算放大器OP4的输出端为第一低通滤波电路（6）的输出端；所述检测电容式正弦波激励电路（20）由第二正弦波发生电路（15）、第二前置放大电路（11）、90度移相电路（16）、第二比较器（17）、第二开关S2、第二相敏解调电路（12）、第二低通滤波电路（13），第二温度补偿电路（18）、第二加法器电路（14）组成；所述开关S1为带控制端的标准CMOS对管开关；第二正弦波发生电路（15）的输出端分别与第二前置放大电路（11）的第一输入端、90度移相电路（16）的输入端相连；带加热单元的微型碳纳米管湿度传感器（2）的输出端与第二前置放大电路（11）的第二输入端相连；90度移相电路（16）的输出端与第二比较器（17）的正向输入端相连；第二比较器（17）的反向输入端接地；第二比较器（17）的输出端与开关S2的控制端相连；开关S2通路两端的一端接地，开关S2通路两端的另一端与第二相敏解调电路（12）的第二输入端相连；第二前置放大电路（11)的输出端与第二相敏解调电路(12)的第一输入端相连；第二相敏解调电路(12)输出端与第二低通滤波电路(13)输入端相连；第二低通滤波电路(13)的输出端和第二温度补偿电路(18)的输出端都与第二加法器电路(14)的输入端相连；第二加法器电路(14)的输出端为整个芯片的输出端；所述第二正弦波发生电路(15)由电阻R11、电阻R12、电阻R13、电容C6、电容C7、运算放大器OP5组成；电阻R11的一端和电容C6的一端都接地；电阻R11的另一端和电容C6的另一端都与电容C7的一端、运算放大器OP5的反向输入端相连；运算放大器OP5的正向输入端和电阻R13的一端都接地；电容C7的另一端与电阻R12的一端相连；电阻R12的另一端与电阻R13的另一端、运算放大器OP5的输出端相连为第二正弦波发生电路(15)的输出端；90度移相电路(16)由电阻R18、电阻R19、电阻R20、运算放大器OP8组成；电阻R18的一端与电阻R20的一端相连为90度移相电路(16）的输入端；R18的另一端分别与电阻R19的一端、运算放大器OP8的反向输入端相连；电阻R20的另一端与运算放大器OP8的正向输入端相连；电阻R19的另一端与运算放大器OP8的输出端相连为90度移相电路（16）的输出端；第二前置放大电路（11）由电阻R14和运算放大器OP6组成；运算放大器OP6的正向输入端为第二前置放大电路（11）的第一输入端；电阻R14的一端与运算放大器OP6反向输入端相连为第二前置放大电路（11）的第二输入端；电阻R14的另一端与运算放大器OP6的输出端相连为第二前置放大电路（11）的输出端；第二相敏解调电路（12）由电阻R15、电阻R16、电阻R17、电容C8、运算放大器OP7组成；电阻R15的一端与电阻R16的一端相连为第二相敏解调电路（12）的第一输入端；电阻R15的另一端分别与运算放大器OP7的反向输入端、电容C8的一端、电阻R17的一端相连；电阻R16的另一端为第二相敏解调电路（12）的第二输入端，并且与运算放大器OP7的正向输入端相连；电容C8的另一端、电阻R17的另一端、运算放大器OP7的输出端相连为第二相敏解调电路（12）的输出端；第二低通滤波电路（13）由电阻R21、电阻R22、电阻R23、电容C9、电容C10、运算放大器OP9组成；电阻R21的一端为第二低通滤波电路（13）的输入端；电阻R21的另一端分别与电阻R22的一端、电阻R23的一端、电容C9的一端相连；电阻R22的另一端与电容C10的一端相连；电阻R23的另一端和电容C10的另一端都与运算放大器OP9的反向输入端相连；电容C9的另一端接地；运算放大器OP9的正向输入端接地；运算放大器OP9的输出端为第二低通滤波电路（13）的输出端； 当带加热单元的微型碳纳米管湿度传感器（2）与检测电阻式正弦波激励电路（19）连接时；它的底层为硅衬底层，硅衬底层上面设置有整层二氧化硅外延层（3）；二氧化硅外延层（3）上面一侧的中间部分设置有金属一层（A3），金属一层（A3)的结构具体为一对叉指电极层结构；在二氧化硅外延层(3)边缘处设置有与金属叉指电极导电连通的输出接口焊盘(A5)；在叉指电极结构的周围设置有金属二层及其多个多晶硅电阻(A1)，金属二层结构为多个多晶硅电阻(A1)的连线，所有多晶硅电阻(A1)的连接方式为并联，并将其电源输入接口(A6)设置在二氧化硅外延层(3)边缘处；在暴露出的二氧化硅外延层(3)上、金属一层(A3)上、金属二层上和多个多晶硅电阻(A1)上设置有整层钝化层，在钝化层上刻蚀出多个焊盘窗口(A2)，每个焊盘窗口(A2)都位于叉指电极正上方并暴露出叉指电极，多个焊盘窗口(A2)以方形阵列形式排列，同一叉指电极上的焊盘窗口(A2)以最小间距排列；在钝化层上面中间部即整个叉指电极区域的正上方位置，覆盖有一整层碳纳米管湿度敏感薄膜(A4)；所述碳纳米管湿度敏感薄膜(A4)的覆盖工艺为不损害芯片的溅射工艺、丝网印刷工艺或者悬涂工艺；检测电阻式正弦波激励电路(19)设置在二氧化硅外延层(3)上表面的另一侧；上述所有层结构、多个多晶硅电阻(A1)结构和检测电阻式正弦波激励电路(19)都是用CADENCE版图绘制软件，通过标准CMOS IC工艺制作；工艺的特征尺寸为0.5um、0.35um、0.18um或非标准工艺条件；当带加热单元的微型碳纳米管湿度传感器(2)与检测电容式正弦波激励电路(20)连接时；它的底层为硅衬底层，硅衬底层上面设置有整层二氧化硅外延层(3)；二氧化硅外延层(3)上表面的一侧的中间部分设置有金属一层(A3)，金属一层(A3）的结构具体为一对叉指电极层结构；在二氧化硅外延层（3）边缘处设置有与金属叉指电极导电连通的输出接口焊盘（A5）；在叉指电极结构的周围设置有金属二层及其多个多晶硅电阻（A1），金属二层结构为多个多晶硅电阻（A1）的连线，所有多晶硅电阻（Ａ1）的连接方式为并联，并将其电源输入接口（A6）设置在二氧化硅外延层（1）边缘处；在暴露出的二氧化硅外延层（3）上、金属一层（Ａ3）上、金属二层上和多个多晶硅电阻（A1）上设置有整层钝化层，在钝化层上刻蚀出多个焊盘窗口（Ａ2），每个焊盘窗口（A2）都位于叉指电极正上方并暴露出叉指电极，多个焊盘窗口（Ａ2）以方形阵列形式排列，同一叉指电极上的焊盘窗口（A2）以最小间距排列；在钝化层上面的中间部，即整个叉指电极区域的正上方位置，覆盖有一整层碳纳米管湿度敏感薄膜（Ａ4)；所述碳纳米管湿度敏感薄膜(Ａ4)的覆盖工艺为不损害芯片的溅射工艺、丝网印刷工艺或者悬涂工艺；检测电容式正弦波激励电路(20)设置在二氧化硅外延层(3)上表面的另一侧；上述所有层结构、多个多晶硅电阻(Ａ1)结构和检测电容式正弦波激励电路(20)都是用CADENCE版图绘制软件，通过标准CMOS IC工艺制作；工艺的特征尺寸为0.5um、0.35um、0.18um或非标准工艺条件。