| 发明名称 | 非易失性半导体存储器件及其制造方法 | ||
| 摘要 | 本发明涉及非易失性半导体存储器件及其制造方法。根据一个实施例，一种非易失性半导体存储器件包括：层叠的层结构(Fin)，其包括在第一方向上层叠的第一到第n半导体层(n是等于或大于2的自然数)以及层叠在所述第n半导体层上的上绝缘层，所述第一方向垂直于半导体衬底(10)的表面，所述层叠的层结构(Fin)在与所述半导体衬底(10)的表面平行的第二方向上延伸；以及第一到第n NAND串(S1、S2、S3、S4)，其被分别设置在所述第一到第n半导体层的在第三方向上的表面上，所述第三方向垂直于所述第一和第二方向。 | ||
| 申请公布号 | CN104282694A | 申请公布日期 | 2015.01.14 |
| 申请号 | CN201410314589.2 | 申请日期 | 2014.07.03 |
| 申请人 | 株式会社东芝 | 发明人 | 佐久间究;清利正弘 |
| 分类号 | H01L27/115(2006.01)I;H01L21/8247(2006.01)I;H01L29/792(2006.01)I | 主分类号 | H01L27/115(2006.01)I |
| 代理机构 | 北京市中咨律师事务所 11247 | 代理人 | 贺月娇;杨晓光 |
| 主权项 | 一种非易失性半导体存储器件，包括：半导体衬底；层叠的层结构，其包括在第一方向上层叠的第一到第n半导体层(n是等于或大于2的自然数)以及层叠在所述第n半导体层上的上绝缘层，所述第一方向垂直于所述半导体衬底的表面，所述层叠的层结构在与所述半导体衬底的表面平行的第二方向上延伸；以及第一到第n NAND串，其被分别设置在所述第一到第n半导体层的在第三方向上的表面上，所述第三方向垂直于所述第一和第二方向，所述非易失性半导体存储器件的特征在于，所述第一到第n NAND串中的每一个包括串联连接的存储器基元，每一个所述存储器基元都包括电荷存储层和控制栅电极，所述存储器基元的所述电荷存储层彼此分隔开，并且所述上绝缘层包括选自Al、Hf、Ta、Ti和W的元素的氧化物或氮化物。 | ||
| 地址 | 日本东京都 | ||