半导体器件及其制造方法

摘要

本发明公开一种半导体器件及其制造方法，其中，在单元区域与外围区域之间形成有高度差，使得单元区域的埋入式栅极结构的高度与外围区域的栅极的高度大致相同，从而可以更容易地形成单元区域中的位线和存储节点触点，并且可以减小寄生电容。所述半导体器件包括单元区域和外围区域，所述单元区域包括埋入基板中的栅极，所述外围区域与所述单元区域相邻，在所述单元区域的表面与所述外围区域的表面之间产生阶高。

主权项

一种半导体器件，包括：单元区域，其包括基板中的埋入式栅极；外围区域，其与所述单元区域相邻，其中，在所述单元区域的表面与所述外围区域的表面之间产生台阶；以及连接插塞层，其形成于所述单元区域的基板上，凹槽形成为从所述连接插塞层延伸至所述单元区域的基板，所述埋入式栅极形成于所述凹槽中，所述凹槽的上端位于比所述外围区域的基板的上表面高的位置。