发明名称 薄膜电晶体和显示装置的制造方法
摘要 本发明提供一种漏电流小且可靠性高的半导体装置的制造方法。在薄膜电晶体的制造方法中,藉由利用抗蚀掩模进行蚀刻来在薄膜电晶体中形成背通道部,藉由去掉该抗蚀掩模并蚀刻所述背通道部的一部分,去掉残存于背通道部上的蚀刻残渣等,由此可以降低产生的漏电流。当进一步蚀刻背通道部时,可以以无偏向的乾蚀刻来进行。
申请公布号 TWI469223 申请公布日期 2015.01.11
申请号 TW097132216 申请日期 2008.08.22
申请人 半导体能源研究所股份有限公司 日本 发明人 宫入秀和;笹川慎也;石塚章广
分类号 H01L21/336;H01L21/306 主分类号 H01L21/336
代理机构 代理人 林志刚 台北市中山区南京东路2段125号7楼
主权项 一种薄膜电晶体的制造方法,包含如下步骤:在一闸极电极层上形成一闸极绝缘层;在该闸极绝缘层上形成一半导体层;在该半导体层上形成一导电层;藉由使用具有凹部的第一抗蚀掩模蚀刻该半导体层和该导电层的一部分来形成图案形成了的半导体层,该图案形成了的半导体层与该闸极电极层的至少一部份重叠,其中该第一抗蚀掩模被同时蚀刻,使得该凹部到达该导电层,藉此形成第二抗蚀掩模;藉由使用在该导电层上的第二抗蚀掩模蚀刻该导电层,从而形成源极电极层和汲极电极层;在蚀刻该导电层之后,移除该第二抗蚀掩模;以及在移除该第二抗蚀掩模之后,进行电浆处理于背通道部的表面上以从该背通道部的该表面移除污染的材料。
地址 日本