发明名称 包含用于减少锁定时间之机制之延迟锁定回路
摘要 一种延迟锁定回路(DLL)包含经组态以提供一参考时脉之一延迟版本作为一回馈时脉的一延迟线。该DLL亦包含一相位侦测器,该相位侦测器可提供指示与该延迟线相关联之一延迟的改变之一输出信号。该DLL亦可包含一步进大小控制器,该步进大小控制器回应于侦测到指示延迟之第一改变之输出信号而提供对应于第一步进大小之步进大小指示,且回应于侦测到指示延迟之第二改变之输出信号而提供对应于小于该第一步进大小之第二步进大小的步进大小指示。
申请公布号 TWI469523 申请公布日期 2015.01.11
申请号 TW100136819 申请日期 2011.10.11
申请人 苹果公司 美国 发明人 崔维迪 普拉迪波R;凡 凯内尔 文森R
分类号 H03L7/081;H03L7/095 主分类号 H03L7/081
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 一种延迟锁定回路(DLL)单元,其包括:一延迟线,其经组态以在该延迟线之一输入处接收一参考时脉且提供该参考时脉之一延迟版本作为一回馈时脉;一相位侦测器,其耦接至该延迟线且经组态以提供一输出信号,该输出信号取决于该参考时脉与该回馈时脉之间的一相位差且指示与该延迟线相关联之一延迟的一改变;及一步进大小控制器,其耦接至该相位侦测器且经组态以可选择性地提供控制该延迟线之一延迟步进大小的一或多个步进大小指示;其中在一锁定获取期间,回应于侦测到指示延迟之一第一改变的该输出信号,该步进大小控制器经组态以提供对应于一第一步进大小之一或多个步进大小指示,且回应于侦测到指示延迟之一第二改变的该输出信号,该步进大小控制器经组态以提供对应于一第二步进大小之一或多个步进大小指示,其中该第一步进大小大于该第二步进大小;且其中回应于侦测到继续指示延迟之一第一改变的该输出信号,该步进大小控制器经组态以提供对应于一第三步进大小之一或多个步进大小指示,其中该第三步进大小大于该第二步进大小。
地址 美国