| 摘要 |
<p>In einer beispielhaften Ausführungsform wird ein Signalprozessor offenbart, der so konfiguriert ist, dass er einen durch differenzielle Takt-zuerst- und Wechsel-bei-Null-Manchester-Codierung codierten Datenstrom decodiert. Der Datenstrom weist keinen lokalen Takt auf, und es werden sowohl kombinatorische als auch sequenzielle Logik verwendet, um den Strom in ein getaktetes Datensignal und ein optionales Fehlersignal zu decodieren. Das Decodieren umfasst einen Parser, der den Eingangsdatenstrom in ein Zwischendatensignal, ein Zwischentaktsignal und ein Konditionierungssignal trennt. Ein Daten- und Fehlergenerator empfängt die drei Signale und gibt ein getaktetes Datensignal und ein getaktetes Fehlersignal aus.</p> |
