| 主权项 |
1.一种时序控制电路,用于控制主机板上一晶片之 上电时序为先输入一第一电压,后输入一第二电压 ,该时序控制电路包括一第一电压输入端,一第二 电压输入端,一滞后于该第一电压之滞后电压输入 端,一控制该滞后电压输入端输入高电平信号时输 出为高电平信号、输入低电平信号时输出为低电 平信号之第一控制电路及一控制一电源信号端输 入高电平信号时输出为高电平信号、输入低电平 信号时输出为低电平信号之第二控制电路,该滞后 电压输入端与该第一控制电路之输入端相连,该电 源信号端与该第二控制电路之输入端相连,该第一 控制电路与该第二控制电路之输出端连接于一共 同端后与该晶片相连,该第一电压输入端连接于该 晶片,该第二电压输入端连接于该共同端。 2.如申请专利范围第1项所述之时序控制电路,其中 该第一控制电路包括一与该滞后电压输入端相连 之第一开关元件及一与该第一开关元件相连之第 二开关元件,该第二开关元件还连接于该共同端。 3.如申请专利范围第2项所述之时序控制电路,其中 该第一开关元件为一电晶体,该第二开关元件为一 场效应电晶体。 4.如申请专利范围第3项所述之时序控制电路,其中 该电晶体之基极藉由一分压电路与该滞后电压输 入端相连,其集极与该场效应电晶体之闸极相连, 该场效应电晶体之汲极连接于该共同端。 5.如申请专利范围第4项所述之时序控制电路,其中 该第一控制电路之输出端为该场效应电晶体之汲 极,该场效应电晶体之汲极与该第二电压输入端相 连。 6.如申请专利范围第1项所述之时序控制电路,其中 该第二控制电路包括一与该电源信号端相连之第 三开关元件及一与该第三开关元件相连之第四开 关元件,该第四开关元件还连接于该共同端。 7.如申请专利范围第6项所述之时序控制电路,其中 该第三开关元件与该第四开关元件均为一场效应 电晶体。 8.如申请专利范围第7项所述之时序控制电路,其中 该第三开关元件之闸极与该电源信号端相连,其汲 极与该第四开关元件之闸极相连,该第二控制电路 之输出端为该第四开关元件之汲极,该第四开关元 件之汲极与该第二电压输入端相连。 图式简单说明: 图1系习知技术中时序控制电路之电路图。 图2系本创作时序控制电路较佳实施方式之电路图 。 |
