发明名称 | 使用电阻性耦合减少芯片封装体中的电镀余线反射 | ||
摘要 | 在高频芯片封装体中通过将开路端的电镀余线电阻性连接到接地改善信号质量。一个实施例提供了用于将芯片与印刷电路板对接的多层基底。导电的第一层提供芯片安装位置。信号互连与芯片安装位置间隔开,并且信号迹线从芯片安装位置附近向信号互连延伸。安装在芯片安装位置的芯片可以通过接线键合连接到信号迹线。电镀余线从信号互连延伸至诸如基底的外围。使用电阻器将电镀余线电阻性耦合到接地层。 | ||
申请公布号 | CN102640575B | 申请公布日期 | 2015.01.07 |
申请号 | CN201080054744.1 | 申请日期 | 2010.10.29 |
申请人 | 国际商业机器公司 | 发明人 | B·M·马特纽里;M·卡塞斯;N·那 |
分类号 | H05K1/02(2006.01)I | 主分类号 | H05K1/02(2006.01)I |
代理机构 | 北京市金杜律师事务所 11256 | 代理人 | 酆迅 |
主权项 | 一种用于将芯片与印刷电路板对接的多层基底,包括:基底,具有第一面,所述第一面具有用于接收所述芯片的中央安装位置;导电材料,布置在所述基底的所述第一面上,所述导电材料形成与芯片安装位置间隔开的信号互连、延伸到所述信号互连的信号迹线、以及从所述信号互连朝向所述基底的外围延伸的电镀余线;导电接地层,平行于所述第一面并且通过非导电层与所述第一面隔开;以及电阻器,将所述电镀余线耦合到所述接地层。 | ||
地址 | 美国纽约阿芒克 |