一种非易失性高密度三维半导体存储器件及其制备方法

摘要

本发明公开了一种非易失性高密度三维半导体存储器件及其制备方法，包括由多个垂直方向的三维NAND存储串构成的存储串阵列；每个三维NAND存储串包括半导体区域以及围绕半导体区域的四层包裹结构；半导体区域包括沟道以及分别与沟道两端连接的源极和漏极；源极与漏极串联连接；沟道为方柱形结构；四层包裹结构从里到外依次为隧穿电介质层、电荷存储层、阻隔电介质层以及控制栅电极；阻隔电介质层在不同的方向具有不同的厚度，依次为d1、d2、d3、d4，并满足关系式d1<d2<d3<d4。本发明中同一个存储单元中的阻隔电介质有不一致的厚度，而阻隔电介质厚度不同的区域，写入电压不同，存储电荷量随写电压增大而增大或减小，一个存储单元至少能存两位数据。

主权项

一种非易失性高密度三维半导体存储器件，包括由多个位于垂直方向的三维NAND存储串构成的存储串阵列；其特征在于，每个三维NAND存储串包括半导体区域，以及围绕所述半导体区域的四层包裹结构；所述半导体区域包括沟道以及分别与所述沟道两端连接的源极和漏极；所述源极与所述漏极串联连接；所述沟道为方柱形结构；所述四层包裹结构从里到外依次为隧穿电介质层(11)、电荷存储层(9)、阻隔电介质层(7)以及控制栅电极(121)；所述阻隔电介质层(7)在不同的方向具有不同的厚度，依次为d1、d2、d3、d4，并满足关系式d1<d2<d3<d4。