发明名称 |
一种三输入通用逻辑门电路 |
摘要 |
一种三输入通用逻辑门电路,包括第一二输入与非门U1、第二二输入与非门U4、第三二输入与非门U5、第一非门U2和第二非门U3,各个门电路均由单电子晶体管组成;第一二输入与非门U1的第一输入端和第一非门U2的输入端相连,第一二输入与非门U1的输出端和第三二输入与非门U5的第一输入端相连;第一非门U2的输出端和第二二输入与非门U4的第一输入端相连;第二非门U3的输入端作为通用逻辑门电路的输入端V3,第二非门U3的输出端和第二二输入与非门U4的第二输入端相连;第二二输入与非门U4的输出端和第三二输入与非门U5的第二输入端相连。本发明纳米级超小体积、超低功耗、极高的开关速度。 |
申请公布号 |
CN104270144A |
申请公布日期 |
2015.01.07 |
申请号 |
CN201410417709.1 |
申请日期 |
2014.08.22 |
申请人 |
浙江工业大学 |
发明人 |
应时彦;肖林荣;张楠楠;陈杰 |
分类号 |
H03K19/20(2006.01)I |
主分类号 |
H03K19/20(2006.01)I |
代理机构 |
杭州斯可睿专利事务所有限公司 33241 |
代理人 |
王利强 |
主权项 |
一种三输入通用逻辑门电路,其特征在于:所述电路包括第一二输入与非门U1、第二二输入与非门U4、第三二输入与非门U5、第一非门U2和第二非门U3,所述第一二输入与非门U1、第二二输入与非门U4、第三二输入与非门U5、第一非门U2和第二非门U3均由单电子晶体管组成;第一二输入与非门U1的第一输入端和第一非门U2的输入端相连后作为通用逻辑门电路的第一输入端V1,第一二输入与非门U1的第二输入端作为通用逻辑门电路的第二输入端V2,第一二输入与非门U1的输出端和第三二输入与非门U5的第一输入端相连;第一非门U2的输出端和第二二输入与非门U4的第一输入端相连;第二非门U3的输入端作为通用逻辑门电路的输入端V3,第二非门U3的输出端和第二二输入与非门U4的第二输入端相连;第二二输入与非门U4的输出端和第三二输入与非门U5的第二输入端相连;第三二输入与非门U5的输出端作为通用逻辑门电路的输出端Vout。 |
地址 |
310014 浙江省杭州市下城区朝晖六区潮王路18号 |