发明名称 | 一种基于PD SOI工艺的体栅耦合ESD保护结构 | ||
摘要 | 本发明公开了一种基于PD SOI工艺的体栅耦合NMOS ESD保护结构,在该结构中栅极采用H型结构,在H型栅的边栅外侧和内侧进行两处体区P+注入,漏区采用N+深注入,将SOI基片上的硅膜穿通,源区采用N+浅注入,对SOI基片上的硅膜进行部分注入,以便在源区外侧进行体区P+注入并将体区接触引出,部分漏区利用SAB层对硅化物进行阻挡,形成镇流电阻。使用时,将漏区连接到PAD,H型栅的边栅外侧的体区和栅极进行连接,源区和H型栅内侧的体区连接到地。本发明通过将H型栅的边栅外侧的体区和栅极进行连接,能够充分利用漏体的寄生电容和源区下的体区寄生电阻组成耦合电路,在栅极耦合一定的电压,降低该ESD保护结构的开启电压,保证多个该结构的均匀导通,提高ESD保护能力。 | ||
申请公布号 | CN102655149B | 申请公布日期 | 2015.01.07 |
申请号 | CN201210150748.0 | 申请日期 | 2012.05.07 |
申请人 | 中国航天科技集团公司第九研究院第七七一研究所 | 发明人 | 王忠芳;谢成民;李海松;赵德益;吴龙胜;刘佑宝 |
分类号 | H01L27/02(2006.01)I | 主分类号 | H01L27/02(2006.01)I |
代理机构 | 西安通大专利代理有限责任公司 61200 | 代理人 | 徐文权 |
主权项 | 一种基于PD SOI工艺的体栅耦合NMOS ESD保护结构,其特征在于:由漏区、栅极、源区、H型栅内体接触、衬底和两个H型栅外体接触组成,其中栅极采用H型结构,漏区采用N+深注入即将整个硅膜穿通,源区采用N+浅注入即将硅膜部分穿通,在H型栅内外侧进行两处P+体注入,漏区采用SAB层对硅化物进行阻挡,以形成漏区镇流电阻;H型栅的两侧边栅比中间栅的长度要大至少0.5μm,其长度的大小根据所需寄生体区寄生电阻的大小进行设计;在H型栅内侧和外侧各进行一次P+体注入,这两处P+体注入均采用深P+注入即将整个硅膜穿通,H型栅外侧的体区注入通过金属层和H栅极相连接,H型栅内侧的体注入距源区的距离根据所需体区寄生电阻的大小及开启电压的大小进行调节,源区注入的深度通过调节N+注入的剂量和能量而进行控制,栅到漏区SAB层的长度在2~5μm之间。 | ||
地址 | 710054 陕西省西安市太乙路189号 |