发明名称 运行时可重构的嵌入式安全实时图像压缩系统及工作方法
摘要 本发明公开了一种运行时可重构的嵌入式安全实时图像压缩系统及方法,图像采集模块负责采集原始图像并暂存图像;数据处理模块从图像采集模块中获得原始图像数据并进行压缩编码,控制压缩后的码流输出到无线通信模块;无线通信模块负责数据的收发;供电模块则负责为各相应模块提供所需电源。本发明中ARM作为核心控制单元,负责与上位机通信,接收从上位机传输的加密的部分可重构配置文件并发送压缩好的图像数据到上位机;管理重构过程,解密部分可重构配置文件并控制进行FPGA的重构。FPGA作为JPEG图像压缩加速器,通过并行处理、流水线技术来加速图像压缩过程,并且通过运行时可重构技术,动态改变量化模块和Huffman编码模块,增强了安全性。
申请公布号 CN102547288B 申请公布日期 2015.01.07
申请号 CN201210007565.3 申请日期 2012.01.11
申请人 山东大学 发明人 贾智平;刘福财
分类号 H04N19/13(2014.01)I;H04N19/124(2014.01)I;H04N19/129(2014.01)I;H04N19/625(2014.01)I;H04N21/643(2011.01)I 主分类号 H04N19/13(2014.01)I
代理机构 济南圣达知识产权代理有限公司 37221 代理人 张勇
主权项 一种运行时可重构的嵌入式安全实时图像压缩系统,其特征是,它包括图像采集模块、数据处理模块、无线通信模块和供电模块;其中,图像采集模块负责采集原始图像暂存图像;数据处理模块从图像采集模块中获得原始图像数据并进行压缩编码,控制压缩后的码流输出到无线通信模块,所述数据处理模块中包含压缩模块;无线通信模块负责数据的收发;供电模块则负责为各相应模块提供所需电源;所述图像采集模块主要包含两部分:第一是图像传感芯片及镜头,图像传感芯片输出格式为RAW RGB、RGB、YUV或者YCrCb;第二是图像存储缓冲设备,为FIFO、SRAM或SDRAM存储设备;所述数据处理模块主要包含微控制器和FPGA两部分,采用微控制器芯片和FPGA芯片,其中微控制器芯片通过GPIO口与FPGA芯片相连,其中部分端口连接到FPGA芯片的JTAG编程接口;FPGA芯片与图像采集模块中的图像存储缓冲设备的数据输出端口及控制端口相连;微控制器芯片运行用于控制的协议栈,FPGA芯片则是图像压缩的核心,所述FPGA芯片能够通过JPEG编码进行重构,用来加速图像压缩过程;所述的通过JPEG编码进行重构是指将JPEG基本模式的量化模块和熵编码模块设计为部分可重构模块方式,其他模块则采用静态模块方式,即分别为顶层模块设计,静态模块设计和可重构模块设计:顶层模块主要采用黑盒例化,并负责模块之间的连接,模块间采用Bus Macros通信;静态模块包括2DDCT模块,Zigzag扫描模块,预编解码模块和组装模块;2DDCT模块负责完成二维离散余弦变换;Zigzag扫描模块主要用来完成之字形扫描,改变交流数据的输出顺序;预编解码模块主要完成对直流系数的差分编码和对交流系数的游程编码,并预解码为带标志位的中间编码格式,为后面的熵编码做准备;组装模块负责将不定长熵编码数据流组装成定长的数据,并输出;可重构模块包含量化模块和熵编码模块,量化模块负责对之字形扫描后的数据按照量化表进行量化,并将量化后的结果输出给预编解码模块;该模块利用Bus Macros从固定区域的Zigzag扫描模块读取数据,并将数据输出到固定区域的预编解码模块;熵编码模块负责对预编解码后的数据进行熵编码,并将熵编码后的结果输出到组装模块进行组装;因此同样需要Bus Macros与固定区域的相应模块通信。
地址 250061 山东省济南市历城区山大南路27号