发明名称 触发器电路设计
摘要 本发明公开了一种触发器电路,其包括:在接收的时钟信号为低时输出高的充电信号的预充电电路;产生延迟时钟输入控制信号的延迟时钟输入电路,其中延迟时钟输入控制信号在时钟信号为高时具有与输入信号相同的值;一旦接收到充电信号和延迟时钟输入控制信号即产生电荷保持信号的电荷保持电路,其中该电荷保持信号在时钟信号为低时等于充电信号并且在时钟信号为高时等于延迟时钟输入控制信号;接收充电保持信号和时钟信号并产生反相电荷保持信号的分离器电路;被配置为接收反相电荷保持信号、当前状态信号和反相当前状态信号并产生当前状态信号和反相当前状态信号的存储电路。
申请公布号 CN102457253B 申请公布日期 2015.01.07
申请号 CN201110314833.1 申请日期 2011.10.17
申请人 台湾积体电路制造股份有限公司 发明人 刘祈麟;邹宗成;陈彝梓
分类号 H03K3/3565(2006.01)I 主分类号 H03K3/3565(2006.01)I
代理机构 北京德恒律师事务所 11306 代理人 陆鑫;高雪琴
主权项 一种触发器电路,包括:预充电电路,被配置为接收时钟信号并且被配置为产生充电信号,其中,在时钟为低时所述充电信号为高;延迟时钟输入电路,被配置为连接至所述时钟信号和输入信号,并且被配置为选择性地产生延迟时钟输入控制信号,所述延迟时钟输入控制信号在所述时钟为高时具有与所述输入信号相同的值;电荷保持电路,被配置为接收所述充电信号和所述延迟时钟输入控制信号,并且被配置为产生电荷保持信号,其中,所述电荷保持信号连接至所述充电信号和所述延迟时钟输入控制信号,在所述时钟为低时具有与所述充电信号相同的值,并且在所述时钟为高时具有与所述延迟时钟输入控制信号相同的值;分离器电路,被配置为接收所述电荷保持信号和所述时钟信号,并且被配置为选择性地产生反相电荷保持信号;以及存储电路,被配置为选择性地接收所述反相电荷保持信号、当前状态信号和反相当前状态信号,并且被配置为产生当前状态信号和反相当前状态信号,其中,所述延迟时钟输入电路还包括:第四nMOS晶体管,其第一端子连接至所述延迟时钟输入控制信号,其第二端子连接至第五nMOS晶体管的第一端子;以及所述第五nMOS晶体管的第二端子连接至地信号;以及所述第四nMOS晶体管和所述第五nMOS晶体管之中的一个nMOS晶体管的栅极连接至所述时钟信号,而另一个nMOS晶体管的栅极连接至延迟输入信号,所述延迟输入信号通过输入信号和被至少一个延迟元件延迟的所述时钟信号产生,其中,所述延迟输入信号在延迟时段期间具有所述输入信号的补数值。
地址 中国台湾新竹