半导体封装结构、整合式被动元件及其制造方法

摘要

一种半导体封装结构、整合式被动元件及其制造方法。整合式被动元件包括基板、第一图案化导电层、图案化电容层、第二图案化导电层、第一图案化介电层、第三图案化导电层及第二图案化介电层。第一图案化导电层配置在基板上且具有多个电极。图案化电容层配置在第一图案化导电层上。第二图案化导电层配置在图案化电容层上。第一图案化介电层配置在第一图案化导电层、图案化电容层及第二图案化导电层上，且暴露出电极。第三图案化导电层配置在第一图案化介电层上且暴露出电极。第二图案化介电层配置在第一图案化介电层及第三图案化导电层上，且暴露出电极。

主权项

一种整合式被动元件，包括：一基板；一第一图案化导电层，配置在该基板上，且具有多个电极；一图案化电容层，配置在部分该第一图案化导电层上；一第二图案化导电层，配置在该图案化电容层上；一第一图案化介电层，配置在该第一图案化导电层、该图案化电容层及该第二图案化导电层上，暴露出该些电极，且具有多个开口以暴露出部分之该第一图案化导电层及部分之该第二图案化导电层；一第三图案化导电层，配置在该第一图案化介电层上，且填充部分之该些开口以连接该第二图案化导电层，其中该第三图案化导电层具有一电感图案；以及一第二图案化介电层，配置在该第一图案化介电层及该第三图案化导电层上，且暴露出该些电极。