发明名称 |
半导体元件及其制造方法与电子装置 |
摘要 |
本发明揭示一种组态为一背侧照明式固态成像元件之半导体元件,其包括:一经堆叠半导体晶片,其系藉由将两个或两个以上半导体晶片单元彼此接合而形成,且在该经堆叠半导体晶片中至少一像素阵列及一多层布线层系形成于一第一半导体晶片单元中且一逻辑电路及一多层布线层系形成于一第二半导体晶片单元中;一半导体移除区,在该半导体移除区中该第一半导体晶片单元之一部分之一半导体区段被完全移除;及复数个连接布线,其形成于该半导体移除区中且将该第一半导体晶片单元与该第二半导体晶片单元彼此连接。 |
申请公布号 |
TWI467746 |
申请公布日期 |
2015.01.01 |
申请号 |
TW100141094 |
申请日期 |
2011.11.10 |
申请人 |
新力股份有限公司 日本 |
发明人 |
系长总一郎;堀池真知子 |
分类号 |
H01L27/14;H04N5/374;H01L25/18;H01L25/065 |
主分类号 |
H01L27/14 |
代理机构 |
|
代理人 |
陈长文 台北市松山区敦化北路201号7楼 |
主权项 |
一种组态为一背侧照明式固态成像元件之半导体元件,其包含:一经堆叠半导体元件,其系藉由将两个或两个以上半导体晶片单元彼此接合而形成,且在该经堆叠半导体元件中至少形成在一第一半导体基板中之一像素阵列及一第一多层布线层系形成于一第一半导体晶片单元中且一逻辑电路及一第二多层布线层系形成于一第二半导体晶片单元中;一半导体移除区,在该半导体移除区中该第一半导体晶片单元之至少一部分被移除,其中该半导体移除区经组态以具有一表面低于该第一半导体基板之一表面;及复数个连接布线,其形成于该半导体移除区中且将该第一半导体晶片单元与该第二半导体晶片单元彼此连接。 |
地址 |
日本 |