| 摘要 |
本发明系一种半导体装置，其中，半导体装置系具有：第1单元电晶体(25)，和第2单元电晶体(27)。第1单元电晶体(25)系包含：呈夹持第1沟(21)地加以配置之第1及第2侧壁部通道范围(63，64)，及加以配置于第1沟(21)之底面(21a)与绝缘层(13-2)之间的第1底部通道范围(66)。第2单元电晶体(27)系包含：呈夹持第2沟(22)地加以配置之第2及第3侧壁部通道范围(64，76)，及加以配置于第2沟(22)之底面(22a)与绝缘层(13-2)之间的第2底部通道范围(77)，且加以设置于与第1单元电晶体(25)同一之活性范围(19)。 |
