比较器及A/D转换器

摘要

一种比较器及包括所述比较器的A/D转换器。所述比较器包括预放大电路、锁存增益电路及输出缓冲电路，预放大电路，将待比较的第一输入信号和第二输入信号进行预放大，并将预放大后的第一预放大信号和第二预放大信号输出至锁存增益电路；锁存增益电路，对所述第一预放大信号和第二预放大信号进行比较，并将比较结果放大后输出至输出缓冲电路；输出缓冲电路，具有输出MOS管结构，所述输出MOS管结构与电源相连，基于所述放大后的比较结果相应改变通断状态，输出与比较结果对应的第一输出信号和第二输出信号。所述比较器可以较好地解决所述驱动及传输延时的问题。

主权项

一种比较器，其特征在于，包括：预放大电路、锁存增益电路及输出缓冲电路，其中，预放大电路，将待比较的第一输入信号和第二输入信号进行预放大，并将预放大后的第一预放大信号和第二预放大信号输出至锁存增益电路；锁存增益电路，对所述第一预放大信号和第二预放大信号进行比较，并将比较结果放大后输出至输出缓冲电路；输出缓冲电路，具有输出MOS管结构，所述输出MOS管结构与电源相连，基于所述放大后的比较结果相应改变通断状态，输出与比较结果对应的第一输出信号和第二输出信号，所述预放大电路包括：第一预放大PMOS管、第二预放大PMOS管、第一预放大NMOS管、第二预放大NMOS管及第一控制管，其中，第一预放大PMOS管和第二预放大PMOS管均栅漏短接，源极连接电源；第一预放大NMOS管的栅极接收第一输入信号，漏极与第一预放大PMOS管的漏极相连并输出第二预放大信号，源极与第一控制管的漏极相连；第二预放大NMOS管的栅极接收第二输入信号，漏极与第二预放大PMOS管的漏极相连并输出第一预放大信号，源极与第一控制管的漏极相连；第一控制管的栅极接收第一时钟，源极与尾电流产生电路的一端相连，所述锁存增益电路包括：第一锁存增益PMOS管、第二锁存增益PMOS管、第一锁存增益NMOS管、第二锁存增益NMOS管及第二控制管，其中，第一锁存增益PMOS管和第二锁存增益PMOS管均栅漏短接，源极连接电源；第一锁存增益NMOS管的栅极接收第二预放大信号，漏极与第二锁存增益PMOS管的漏极相连，源极与第二控制管的漏极相连；第二锁存增益NMOS管的栅极接收第一预放大信号，漏极与第一锁存增益PMOS管的漏极相连，源极与第二控制管的漏极相连；第二控制管的栅极接收第二时钟，源极与尾电流产生电路的一端相连，所述输出缓冲电路包括：第一PMOS管至第六PMOS管，第一NMOS管至第八NMOS管，其中，第一PMOS管的栅极接收第一预放大信号，且与第二PMOS管的栅极相连，源极与电源相连，漏极与第一NMOS管的漏极相连；第二PMOS管的源极与电源相连，漏极输出第二输出信号；第三PMOS管的栅极接收第二时钟，源极与电源相连，漏极与第二PMOS管的漏极相连；第四PMOS管的栅极接收第二时钟，源极与电源相连，漏极与第五PMOS管的漏极相连；第五PMOS管的栅极与第六PMOS管的栅极相连，源极与电源相连，漏极输出第一输出信号；第六PMOS管的栅极接收第二预放大信号，源极与电源相连，漏极与第二NMOS管的漏极相连；第一NMOS管的栅极接收第二时钟，源极与第七NMOS管的漏极相连；第七NMOS管的栅极接收第一时钟，源极接地；第五NMOS管的栅漏短接，且与第七NMOS管的漏极相连，源极接地；第四NMOS管的栅极与第七NMOS管的漏极相连，漏极与第五PMOS管的漏极相连，源极接地；第二NMOS管、第三NMOS管、第六NMOS管、第八NMOS管的连接方式与第一NMOS管、第四NMOS管、第五NMOS管、第七NMOS管的连接方式对应，其中第三NMOS管的漏极与第二PMOS管的漏极相连。