发明名称 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
摘要 描述了用于半导体封装中的减小的管芯到管芯间隔的底部填充材料流控制和所得的半导体封装。在一示例中,半导体装置包括第一和第二半导体管芯,每个半导体管芯具有其上有集成电路的表面,所述集成电路通过多个导电接触耦合于公共半导体封装衬底的最上面金属化层的接触盘,该第一和第二板导体管芯分开一间隔。阻挡层结构位于第一半导体管芯和公共半导体封装衬底之间并且至少部分地在第一半导体管芯之下。底部填充材料层与第二半导体管芯接触并且与阻挡层结构接触,但是不与第一半导体管芯接触。
申请公布号 CN104253115A 申请公布日期 2014.12.31
申请号 CN201410298336.0 申请日期 2014.06.26
申请人 英特尔公司 发明人 O·G·卡哈德;N·A·德斯潘德;R·C·迪埃斯;E·赛特根;L·D·斯考戈伦德
分类号 H01L25/065(2006.01)I;H01L23/31(2006.01)I 主分类号 H01L25/065(2006.01)I
代理机构 上海专利商标事务所有限公司 31100 代理人 毛力
主权项 一种半导体装置,包括:第一和第二半导体管芯,每个半导体管芯具有其上有集成电路的表面,所述集成电路通过多个导电接触耦合于公共半导体封装衬底的最上面金属化层的接触盘,所述第一和第二半导体管芯分开一间隔;被置于所述第一半导体管芯和所述公共半导体封装衬底之间并且至少部分地在所述第一半导体管芯之下的阻挡层结构;以及底部填充材料层,与所述第二半导体管芯接触并且与所述阻挡层结构接触,但是不与所述第一半导体管芯接触。
地址 美国加利福尼亚州