非易失性半导体存储装置及其读出方法

摘要

本发明提供一种交叉点型的非易失性半导体存储装置，能够抑制由于潜行电流而引起的存储单元中包含的存储元件的电阻值的检测灵敏度低下。该非易失性半导体存储装置具有多个字线（2）、以与多个字线（2）立体交差的方式形成的多个位线（3）、以及由针对多个字线（2）与多个位线（3）的各个立体交差点设置的单元的集合体构成的交叉点单元阵列（1），单元的集合体包括：存储单元（4），该存储单元（4）包括存储元件，该存储元件进行根据电信号以可逆的方式在2个以上的状态下使电阻值变化的存储动作；以及偏移检测单元（5），具有比存储元件进行存储动作时的高电阻状态下的存储元件的电阻值高的固定的电阻值。

主权项

一种非易失性半导体存储装置，具有：多个字线，在第1平面内以相互平行的方式形成；多个位线，在与所述第1平面平行的第2平面内以相互平行且与所述多个字线立体交差的方式形成；以及交叉点单元阵列，由针对所述多个字线与所述多个位线的各个立体交差点设置的单元的集合体构成，所述单元的集合体具有：存储单元，包括存储元件，该存储元件进行根据在对应的字线和对应的位线之间施加的电信号以可逆的方式在2个以上的状态下使电阻值变化的存储动作；以及偏移检测单元，与在对应的字线和对应的位线之间施加的电信号无关，具有比所述存储元件进行所述存储动作时的高电阻状态下的所述存储元件的电阻值高的电阻值。