一种验证晶振起振可靠性的电路设计方案

摘要

本发明公开了一种验证晶振起振可靠性的电路设计方案。本方案在传统的晶振电路内部集成了一个数控的可变电阻，该电阻可通过数字开关灵活控制阻值大小，这样可以在对晶振起振做可靠性验证时通过改变电阻大小，得到晶振起振的临界条件，进而计算出晶振起振的安全因子。本方案大大减小了后期对晶振起振问题的测试成本与时间，减小了对PCB测试板的额外开销，更加准确的验证晶振起振的可靠性。

主权项

一种验证晶振起振可靠性的电路设计方案，其特征在于，所述的电路设计方案包括片内集成的反相放大器(INV1)、反馈电阻(Rf)、导通开关(S₀)、可变电阻(Rs)、n为数控开关，以及外接的无源晶体(XTAL)、负载电容网络第一电容(C1)和第二电容(C2)；反相放大器(INV1)的输入端连接外接无源晶体(XTAL)的输出端(XTALI)，同时连接第一电容(C1)的一端，第一电容(C1)的另一端接地，反相放大器(INV1)的输入端还连接到反馈电阻(Rf)的一端，反相放大器(INV1)的输出端连接外接第二电容(C2)的一端(XTALO)，第二电容(C2)的另一端接地，同时连接到反馈电阻(Rf)的另一端，反相放大器(INV1)还分别连接到导通开关(S₀)的一端和可变电阻(Rs)的一端，导通开关(S₀)的另一端和可变电阻(Rs)的另一端同时连接到外接晶体的输出端(Rs_PAD)，n为数控开关中的第一控制码(K₀)用来控制导通开关(S₀)的导通与关断，n为数控开关中第二组控制码(K₁~K_n)用来控制可变电阻(Rs)的阻值大小，当晶振正常工作时导通开关(S₀)导通，将可变电阻(Rs)短路，当需要验证晶振起振的可靠性时导通开关(S₀)断开，通过改变第二组控制码(K₁~K_n)的值调节可变电阻(Rs)大小，得到晶振起振的临界条件，进而计算出晶振起振的安全因子。