发明名称 芯片互连背板及其分段阶梯阻抗设计方法
摘要 本发明提供芯片互连背板及其分段阶梯阻抗设计方法。芯片互连背板包括:第一插件板、第一背板连接器、第二插件板、第二背板连接器、以及背板母板。第一插件板通过第一背板连接器转接到背板母板。第二插件板通过第二背板连接器转接到背板母板。将第一插件板的第一芯片的第一安装位置至与第一背板连接器的第一连接位置之间的差分印制线,划分成多个第一插件板印制线段;并且从第一安装位置向第一连接位置的方向依次减小多个第一插件板印制线段的阻抗。将第二插件板的第二芯片的安装位置至与第二背板连接器的连接位置之间的差分印制线,划分成多个第二插件板印制线段;并且从第二安装位置向第二连接位置的方向依次减小多个第二插件板印制线段的阻抗。
申请公布号 CN102821575B 申请公布日期 2014.12.24
申请号 CN201210324820.7 申请日期 2012.09.05
申请人 无锡江南计算技术研究所 发明人 高剑刚;郑浩;金利峰;李川;胡晋;贾福桢
分类号 H05K7/10(2006.01)I 主分类号 H05K7/10(2006.01)I
代理机构 北京众合诚成知识产权代理有限公司 11246 代理人 龚燮英
主权项 一种芯片互连背板,其特征在于包括:第一插件板、第一背板连接器、第二插件板、第二背板连接器、以及背板母板;其中,所述第一插件板通过所述第一背板连接器转接到所述背板母板;而且,所述第二插件板通过所述第二背板连接器转接到所述背板母板;其中,将第一插件板的第一芯片的第一安装位置至与第一背板连接器的第一连接位置之间的差分印制线,划分成多个第一插件板印制线段;并且从所述第一安装位置向所述第一连接位置的方向依次减小所述多个第一插件板印制线段的阻抗;并且,将第二插件板的第二芯片的安装位置至与第二背板连接器的连接位置之间的差分印制线,划分成多个第二插件板印制线段;并且从所述第二安装位置向所述第二连接位置的方向依次减小所述多个第二插件板印制线段的阻抗;将所述背板母板依次划分为多个母板段,从背板连接器处至第二芯片,依次抬升背板母板印制线段的各个母板段的阻抗,使靠近所述背板连接器段的母板段的阻抗等于最近的插件板印制线段的阻抗,使靠近第二芯片的母板段的阻抗等于芯片端接阻抗。
地址 214083 江苏省无锡市滨湖区军东新村030号