一种I²C上拉电阻的计算方法和装置

摘要

本发明提出了一种I²C上拉电阻的计算方法和装置，该方法和装置根据I²C总线工作在快速模式下线路特性得出tr与t_low的取值范围，从而根据该取值范围和包含I²C上拉电阻的阻值R的tr与t_low的计算式计算出R的取值范围。本发明能够在设计电路时通过计算式求得I²C上拉电阻的阻值R，避免重复性的尝试工作，为I²C总线的电路设计工作提供了方便。

主权项

一种内部集成电路I²C上拉电阻的计算方法，其特征在于，所述方法包括：确定Uc的上升时间tr和串行时钟SCL的低电平持续时间t_low的取值范围；所述Uc为所述I²C总线的印刷电路板PCB板线路通道的等效电容的电压；根据所述上升时间tr和所述低电平持续时间t_low的取值范围及下列计算式得到R的取值范围：t_low＝T/2+0.36RC；tr＝0.85RC；其中，T为时钟周期，C为所述等效电容的电容值。