| 发明名称 | 数据处理系统以及用于操作数据处理系统的方法 | ||
| 摘要 | 一种数据处理系统(10)包括处理单元(12)、第一存储器(14)和第二存储器(16)，其中所述数据处理系统(10)被布置为当执行对所述第一存储器(14)的写访问时硬件保护所述第二存储器(16)，其中所述处理单元(12)被布置为执行具有至少一个跳转指令(20)和至少一个返回指令(22)的程序(18)，其中所述处理单元(12)被布置为在所述第一存储器(14)中存储程序栈(24)，其中所述处理单元(12)被布置为当执行所述至少一个跳转指令(20)时在所述程序栈(24)上存储返回地址(26)并且在所述第二存储器(16)中存储返回地址副本，以及其中所述处理单元(12)被布置为当执行所述至少一个返回指令(22)时将所述返回地址(26)与所述返回地址副本进行比较。 | ||
| 申请公布号 | CN104246727A | 申请公布日期 | 2014.12.24 |
| 申请号 | CN201280072608.4 | 申请日期 | 2012.04.23 |
| 申请人 | 飞思卡尔半导体公司 | 发明人 | 丹尼尔·约内尔·科斯廷 |
| 分类号 | G06F12/16(2006.01)I;G06F9/06(2006.01)I | 主分类号 | G06F12/16(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 李宝泉;周亚荣 |
| 主权项 | 一种数据处理系统(10)，包括：‑处理单元(12)：被布置为执行具有至少一个跳转指令(20)和至少一个返回指令(22)的程序(18)，‑第一存储器(14)，以及程序栈(24)，‑第二存储器(16)，其中，所述数据处理系统(10)被布置为当执行对所述第一存储器(14)的写访问时硬件保护所述第二存储器(16)，其中所述处理单元(12)其中所述处理单元(12)被布置为：当执行所述至少一个跳转指令(20)时，在所述程序栈(24)上存储返回地址(26)并且在所述第二存储器(16)中存储返回地址副本，以及当执行所述至少一个返回指令(22)时，将所述返回地址(26)与所述返回地址副本进行比较。 | ||
| 地址 | 美国得克萨斯 | ||