用于锁相环电路的锁定检测电路

摘要

本发明公开了一种用于锁相环电路的锁定检测电路，包括：第一触发器和第二触发器，其输出端分别输出第一频率信号和第二频率信号，输入端均接电源，时钟端分别接收锁相环电路的输入信号和输出信号：或门电路，对第一频率信号和第二频率信号进行或运算；延迟单元，对或门电路输出的信号延迟以形成延迟信号；第一D触发器，其D端接收延迟信号，Q端连接一反相器，该反相器的输出信号用于作为锁定检测信号。该延迟电路对或门电路输出的信号延迟使得锁相环电路锁存时每次该第一D触发器的时钟信号上升沿触发时延迟信号均为低电平、未锁存时至少一次时钟信号上升沿触发时延迟信号为高电平。本发明能够避免锁相环在锁定过程中的误操作。

主权项

一种用于锁相环电路的锁定检测电路，其特征在于，包括：第一触发器和第二触发器，其输出端分别输出第一频率信号和第二频率信号，输入端均接电源，时钟端分别接收所述锁相环电路的输入信号和输出信号：或门电路，用于对所述第一频率信号和所述第二频率信号进行或运算；延迟单元，用于对所述或门电路输出的信号延迟以形成延迟信号；第一D触发器，其D端接收所述延迟信号，Q端连接一反相器，所述反相器的输出信号用于作为所述锁相环电路的锁定检测信号；其中所述延迟电路对所述或门电路输出的信号延迟以使得所述锁相环电路锁存时每次所述第一D触发器的时钟信号上升沿触发时所述延迟信号均为低电平、所述锁相环电路未锁存时至少一次所述时钟信号上升沿触发时所述延迟信号为高电平。