发明名称 |
拼接墙批量信号同步显示的方法 |
摘要 |
本发明公开了一种拼接墙批量信号同步显示的方法,在拼接墙的FPGA逻辑处理单元上配置了二级寄存器,即临时寄存器和有效控制寄存器。其中,有效控制寄存器用于保存当前批次信号的配置参数,临时寄存器用于保存下一批次信号的配置参数。在信号切换前,将待显示的信号的数据预存在临时寄存器中,预存操作完成后,再采用同步控制寄存器将临时寄存器中数据锁存到有效控制寄存器,使拼接墙的FPGA逻辑处理单元按照有效控制寄存器中的数据进行处理与显示。由于采用了预先存储的方式,大大节约了有效控制寄存器获取数据的时间,避免了不同信号窗口显示图像不同步的现象,改善了用户体验。 |
申请公布号 |
CN102708839B |
申请公布日期 |
2014.12.24 |
申请号 |
CN201210223456.5 |
申请日期 |
2012.06.29 |
申请人 |
广东威创视讯科技股份有限公司 |
发明人 |
胡军模;伍健庭 |
分类号 |
G09G5/12(2006.01)I |
主分类号 |
G09G5/12(2006.01)I |
代理机构 |
广州华进联合专利商标代理有限公司 44224 |
代理人 |
王茹;曾旻辉 |
主权项 |
一种拼接墙批量信号同步显示的方法,其特征在于,包括步骤:在拼接墙的FPGA逻辑处理单元配置临时寄存器、有效控制寄存器和同步控制寄存器;所述有效控制寄存器保存当前批次信号的配置参数;所述临时寄存器按照接收到的控制命令保存下一批次信号的配置参数;所述临时寄存器的保存工作完成后,所述同步控制寄存器触发所述临时寄存器与所述有效控制寄存器之间的锁存器,所述锁存器将所述临时寄存器中保存的配置参数更新到所述有效控制寄存器;拼接墙的FPGA逻辑处理单元按照所述有效控制寄存器中的配置参数对信号源进行处理并显示,在拼接墙的FPGA逻辑处理单元还配置显示控制寄存器,所述显示控制寄存器在接到所述控制命令后,控制拼接墙的FPGA逻辑处理单元,通过读写同一帧图像的方式使拼接墙显示图像静止;所述锁存器将所述临时寄存器中保存的配置参数更新到所述有效控制寄存器后,所述显示控制寄存器控制拼接墙的FPGA逻辑处理单元,通过循环读写帧图像的方式激活拼接墙显示的图像。 |
地址 |
510663 广东省广州市广州高新技术产业开发区彩频路6号 |