发明名称 | 半导体器件的测试结构 | ||
摘要 | 一种半导体器件的测试结构,半导体器件包括:介质层以及位于介质层中的多层互连线,上下相邻两层互连线之间通过第一插塞电连接,所述测试结构包括:至少一个测试单元;所述测试单元包括:位于所述介质层中的多层测试线,所述测试线包括底层测试线、顶层测试线,以及至少一层位于顶层测试线和底层测试线之间的中间测试线;各层中间测试线通过分别位于其两端的两个第二插塞与上一层测试线和下一层测试线相连接;任一一层测试线对应一层互连线,所述测试线与对应的所述互连线位于同一层,任一一个第二插塞对应一个第一插塞,所述第二插塞与对应的第一插塞位于同一层。这种设计能更好的模拟真实的电路设计,还可以根据半导体器件中集成电路的结构较为方便地设计出类似电路以满足测试要求。 | ||
申请公布号 | CN104241251A | 申请公布日期 | 2014.12.24 |
申请号 | CN201310232134.1 | 申请日期 | 2013.06.09 |
申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 杨志刚 |
分类号 | H01L23/544(2006.01)I | 主分类号 | H01L23/544(2006.01)I |
代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 骆苏华 |
主权项 | 一种半导体器件的测试结构,所述半导体器件包括:介质层以及位于介质层中的多层互连线,上下相邻两层互连线之间通过第一插塞电连接,其特征在于,所述测试结构包括:至少一个测试单元;所述测试单元包括:位于所述介质层中的多层测试线,所述测试线包括底层测试线、顶层测试线,以及至少一层位于顶层测试线和底层测试线之间的中间测试线;各层中间测试线通过分别位于其两端的两个第二插塞与上一层测试线和下一层测试线相连接;任一一层测试线对应一层互连线,所述测试线与对应的所述互连线位于同一层,任一一个第二插塞对应一个第一插塞,所述第二插塞与对应的第一插塞位于同一层。 | ||
地址 | 201203 上海市浦东新区张江路18号 |