一种能提高电隔离能力的脊波导芯片结构及制作方法

摘要

本发明提供一种能提高电隔离能力的脊波导芯片结构，包括在N型衬底上顺序层叠的N型缓冲层、N型下限制层、下波导层、有源层、上波导层、P型上限制层、P型高掺杂层和N型隔离层，所述N型隔离层和P型高掺杂层上设有电流注入窗口，所述电流注入窗口设有在所述P型高掺杂层和P型上限制层中行进的脊波导，所述脊波导包括脊形台面和沟槽，所述有源层的发光窗口位于所述电流注入窗口下，除所述电流注入窗口下的有源层发光窗口对应的脊形台面外，剩余面均设有SiO₂隔离膜。本发明还提供一种前述脊波导芯片结构的制作方法。本发明能有效改善芯片的电流限制能力，增强器件的电隔离能力，同时减少SiO₂隔离膜的厚度，降低后工序的工艺难度。

主权项

一种能提高电隔离能力的脊波导芯片结构，其特征在于，包括在N型衬底上顺序层叠的N型缓冲层、N型下限制层、下波导层、有源层、上波导层、P型上限制层、P型高掺杂层和N型隔离层，所述N型隔离层和P型高掺杂层上设有电流注入窗口，所述电流注入窗口设有在所述P型高掺杂层和P型上限制层中行进的脊波导，所述脊波导包括脊形台面和沟槽，所述有源层的发光窗口位于所述电流注入窗口下，除所述电流注入窗口下的有源层发光窗口对应的脊形台面外，剩余面均设有SiO₂隔离膜。