| 摘要 |
柱状半導体層上部の抵抗を低減するための構造を持つＳＧＴの構造とそのＳＧＴの製造方法を提供することを課題とする。フィン状半導体層を形成し、前記フィン状半導体層の周囲に第一の絶縁膜を形成し、前記フィン状半導体層の上部に柱状半導体層を形成する第１工程と、前記柱状半導体層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成されたゲート電極と、前記ゲート電極に接続されたゲート配線とを形成する第２の工程と、前記柱状半導体層の上部に形成された第１の第１導電型拡散層と、前記柱状半導体層の下部と前記フィン状半導体層の上部に第２の第１導電型拡散層を形成する第３の工程と、第１の層間絶縁膜を堆積し、前記第１の層間絶縁膜を平坦化し、エッチバックを行い、前記柱状半導体層上部を露出し、前記柱状半導体層上部を露出した後、第１の金属を堆積し、エッチングを行うことで前記柱状半導体層の上部側壁の周囲に金属からなる第１のサイドウォールを形成する第４の工程とを有することにより、上記課題を解決する。 |
